资源描述
第 4章 组合逻辑电路 主要内容 : 4.1 组合逻辑电路的分析 4.2 组合逻辑电路的设计 4.3 组合逻辑电路中的竞争冒险 4.4 若干典型的组合逻辑集成电路 4.1 组合逻辑电路的分析 一 .组合逻辑电路的特点 电路任一时刻的输出只决定于该时刻各输入的 组合 ， 而与电路的原来的输入无关 。 组合电路就是由门电路组合而成 ， 没有反馈通路；电 路中没有记忆单元 。 每一个输出变量是全部或部分 输入变量的函数： L1=f1（ A1、 A2、 、 Ai） L2=f2（ A1、 A2、 、 Ai） Lj=fj（ A1、 A2、 、 Ai） 二、组合逻辑电路的分析方法 分析过程： 例 1： 组合电路如图所示 ， 分析该电路的逻辑功能 。 解：（ 1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助 中间变量 P。 （ 2） 化简与变换： （ 3） 由表达式列出真值表 。 （ 4） 分析逻辑功能 ： 当 A、 B、 C三个变量不一致时 ， 电路输出为 “ 1”， 所以这个电路 称为 “ 不一致电路 ” 。 4.2 组合逻辑电路的设计 设计过程的基本步骤： ABCCABCBABCAL 例 1： 设计一个三人表决电路 ， 结果按 “ 少数服从多数 ” 的原则决定 。 解： （ 1） 约定： A， B， C分别表示三个人的意见 ， 同意为 1， 不同意 为 0； L表示结果 ， 1为通过 ， 0为不通过 。 （ 3） 由真值表写出逻辑表达式： （ 2）列真值表： （ 5）画出逻辑图 ACBCABL 如果 ， 要求用与非门实现该逻辑电路 ， 就应将表达式转换成 与非 与非 表达式： 画出逻辑图如图所示 （ 4） 卡诺图化简 例 2： 设计一个电话机信号控制电路 。 电路有 I0（ 火警 ） 、 I1（ 盗警 ） 和 I2（ 日常业务 ） 三种输入信号 ， 通过排队电路分别从 L0、 L1、 L2输 出 ， 在同一时间只能有一个信号通过 。 如果同时有两个以上信号 出现时 ， 应首先接通火警信号 ， 其次为盗警信号 ， 最后是日常业 务信号 。 试按照上述轻重缓急设计该信号控制电路 。 要求用集成 门电路 74LS00（ 每片含 4个 2输入端与非门 ） 实现 。 解 ： （ 1） 约定： I0、 I1和 I2分别表示有无火警 、 盗警和日常业务 （ 因为 题目中已经给出 ， 所以要按题目中的要求来做 ） ， 有用 1表示 ， 无用 0 表示； L0、 L1、 L2分别表示火警 、 盗警和日常业务的输出信号 ， 能 输出用 1表示 ， 不能输出用 0表示 。 （ 2）列真值表： （ 3） 对三个输出信号 ， 分别用卡诺图化简 ， 得到各输出的最简 与 -或逻辑表达式： 00 IL 101 IIL 2102 IIIL 真值表瘦身画法 （ 4）根据要求，将上式转换为与非表达式： （ 5） 画出逻辑图 。 例 3 设计一个将余 3码变换成 8421BCD码的组合逻辑电路 。 解：本题不需要做约定 （ 1） 根据题目要求 ， 列出真值表： 或真值表写成： （ 2）用卡诺图进行化简。（注意利用无关项） 化简后得到的逻辑表达式为： （ 3）由逻辑表达式画出逻辑图。 4.3 组合逻辑电路中的竞争冒险 4.3.1 产生竞争冒险的原因 1 A L=A A G 1 G 2 A A L & pdt （b）（a） 竞争： 一 个逻辑门的两个输入信号同时向相反的方向变化， 而变化的时间有差异的现象，称为 竞争。 竞争冒险： 由竞争而可能产生输出干扰脉冲的现象称为 竞争冒险。 AAL AAL 1冒险 （输出信号可能出现不应该出现的 1信号） A & B BAL 例： 1001 AB 101101 AB 100001 AB L 产生了冒险 在一定的条件下，如果门电路的输出端表达式可等价于 两个互补信号的相乘或相加，就会产生竞争冒险。 0冒险 （输出信号可能出现不应该出现的 0信号） 例 1: 判断图示电路是否存在冒险，如有，指出冒险类型， 画出输出波形。 BBL 解：如果令 A C 0，则有 该电路存在 l冒险 )( CBBAL 例 2: 判断逻辑函数 是否存在冒险。 三冒险现象的消除方法 1、加冗余项。 2、变换逻辑式，消去互补变量。 3、增加输出滤波电容 ABBCCAL )( CBBAL BCACBAL 4、尽量避免输入信号出现类似 “ 1001” 的变化。 4.4 若干典型的组合逻辑集成电路 4.4.1编码器 CD4532 4.4.2译码器 /数据分配器 4.4.3数据选择器 4.4.4数值比较器 4.4.5算术运算电路 1.编码器的定义与工作原理 编码 起名字 ， 用文字 、 符号或者数码表示特定信息的过 程 。 在数字系统中 ， 将特定的逻辑信号编为一组二进制代码 。 能够实现编码功能的逻辑部件称为编码器 。 一般而言 ， N个不同的信号 ， 至少需要 n位二进制数编码 。 N和 n之间满足下列关系 : 2n N 4.4.1 编码器 一、普通编码器 例： 试设计一个 4线 -2线编码器电路，可将 4个信息编成 2位代码，假设任一瞬间， 4个信息必须有一个而且只 能有一个处于有效状态。 解： 约定：输入为高电平有效，信息有效用 1表示，无 效用 0表示。 4个信息分别用 I0 ， I1 ， I2 ， I3表示， 2 位代码用 A1 ， A0表示，且对应的关系为： A1 A0 I0 ： 0 0 I1 ： 0 1 I2 ： 1 0 I3 ： 1 1 列出真值表如下： 输 入 输 出 I 0 I 1 I 2 I 3 A 1 A 0 0 0 0 0 0 0 0 1 1 1 0 0 1 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 101 IIA 200 IIA 在使用上述编码电路的过程中 ， 必须保 证输入 I0 ， I1 ， I2 ， I3任一瞬间必须 有 一个而且只能有一个处于有效状态 ， 因 为我们在设计此电路的过程中使用了无 关项 。 使用此电路时必须遵守无关项 。 否则该编码器不能给出正确的编码 ， 从 而导致编码混乱 。 比如 I1和 I2同时为 1时 ， 该编码器的输出 A1A0为 00。 从前面的组合电路设计一节中我们已经知道 ， 此电路的设计完全可 以使用另外的一种约定 ， 例如输入 信息有效用 0表示 ， 无效用 1表示 。 4个 输入 信息分别用 I0， I1， I2， I3表示 ， 2位代码用 A1， A0表示 ， 且对应的关系 为：信息 I0的编码为 11, 信息 I1的编码为 01, 信息 I2的编码为 10, 信息 I3 的编码为 00。 可以列出对应的真值表 ， 读者可以自行完成余下的设计工 作 。 例 2： 设计一个键控 8421BCD码编码器。（任一瞬间可以无任 何有效输入，不能同时有两个或两个以上的输入有效） S S S S S S S S S S 1 0 V 1k 10 D 7 CC C 8 6 B 5 2 A 4 9 3 9898 SSSSA 76547654 SSSSSSSSB 解： （ 1）列出真值表 （应该有 1024行 ) 76327632 SSSSSSSSC 9753197531 SSSSSSSSSSD （ 2）由真值表写出逻辑表达式 重新整理得： （ 3）由表达式画 出逻辑图： S S S S S S S S S S 0 1 2 3 4 5 6 7 8 9 V CC 1k 10 & A & B C & D & 98 SSA 7654 SSSSB 7632 SSSSC 9 7 5 3 1 S S S S S D （ 4）增加 控制使能标志 GS ： 当按下 S0 S9 任意一个键时， GS=1，表示有 信号输入； 当 S0 S9均没 按下时， GS=0， 表示没有信号 输入。 S S S S S S S S S S 0 1 2 3 4 5 6 7 8 9 A B C D GS & & & & & 1 V CC 1k 10 例 3 设计一个 3位二进制编码器 ， 假设任一瞬间 ， 8个 信息必须有一个而且只能有一个处于有效状态 解：约定： 输入为高电平有效 。 8个信息分别用 I0 ， I1 ， I2 ， I3 ， I4 ， I5 ， I6 ， I7 表示 ， 3位代码用 A2 ， A1 ， A0表示 ， 且 对应的关系为： A2 A1 A0 I0 ： 000 I1 ： 001 I2 ： 010 I3 ： 011 I4 ： 100 I5 ： 101 I6 ： 110 I7 ： 111 输 入 输 出 0 A 2 1 AA 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 I 2 I 54 6 II 0 3 I 7 II I 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 编码器真值表 由真值表写出各输出的逻辑表达式为： 用门电路实现逻辑电路： 76542 IIIIA 76321 IIIIA 75310 IIIIA A & 1 & A 0 A 2 1 I 1 I 1 1 1 3 1 I 1 I I 5 2 0 1 1 I 67 4 I I 例 4 设计一个 4线 -2线优先编码器，任一时刻必须有一个输入有效， 但允许多个输入同时有效。 解：约定：输入为高电平有效，信息有效用 1表示，无效用 0表示。 4个信息分别用 I0 ， I1 ， I2 ， I3表示， 2位代码用 A1 ， A0表示，且 对应的关系为： A1 A0 I0 ： 00 I1 ： 01 I2 ： 10 I3 ： 11 I0 ， I1 ， I2 ， I3的优先级依次升高 二、优先编码器 特点： 输入信号具有优先级，当多个输入信号同时有效时，优 先编码器只对优先级最高的输入信号进行编码。 列出真值表如下： 输 入 输 出 I 0 I 1 I 2 I 3 A 1 A 0 0 0 0 0 1 1 1 1 0 1 0 1 0 0 0 1 1 0 0 0 0 0 用卡诺图化简 A I I I I 0 1 2 3 1 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 X 1 11 0 1 11 0 1 1 1 0 1 1 1 321 IIA 2130 IIIA 0 A I I I I 0 1 2 3 00 01 11 10 00 01 11 10 X 1 0 1 1 1 0 1 1 1 0 1 0 1 0 1 用门电路实现逻辑电路： 321 IIA 2130 IIIA 集成优先编码器芯片 CD4532 引脚分布 常用逻辑符号 内部逻辑图见教材 142页图（ a） CD 4 532 I 0 I 1 I 2 I 3 I 4 I 5 I 6 I 7 Y 0 Y 1 Y 2 EI EO GS EI为使能输入端。 输入为高电平有效， I7优先级别最高。 GS为工作标志端，高电平有效。 EO为使能输出端，用于级联多个 CD4532。 输 入 输 出 EI I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 GS EO L H L L L L L L L L H H H L H H L L H H L L L H H L L L L H H L L L L L H H L L L L L L H H L L L L L L L H L L L L L L L L L H H H H H L H H L H L H L H H L H L L H L L H H H L L H L H L L L H H L L L L H L 三 编码器的应用 1 编码器的扩展 用两片 CD4532优先编码器串行扩展实现的 16线 4线优先编码器 0 I 1 I 2 I 3 I 4 I 5 I 6 I 7 I A 2 A 1 A 0 GS EO EI CD4532(2) I 0 1 I 2 I I 3 I 4 I 5 6 I 7 I A 2 1 A 0 A GS EO EI CD4532(1) 1 X 2 X X 5 6 0 X 7 X X 3 X X 4 X 14 9 15 X 8 13 X X 10 X X 11 12 X X GS Y 0 Y 1 Y 2 Y 3 EO EI 1 1 1 1 1 2组成 8421BCD 编码器 7 2 I 0 I 1 Y 6 I 5 I 4 I I 3 I 0 I CD4532 Y EI EO GS 2 1 Y I I 4 5 7 I 1 6 2 I I I 0 3 I I I 9 8 I Y 0 Y 1 Y 2 Y 3 1 1 1 第五节 译码器 /数据分配器 一 译码器的定义与功能：与编码器相反 译码器 将输入代码转换成特定的输出信号 例： 2线 4线译码器 写出各输出函数表达式： 画出逻辑电路图： BAEIY 0 BAEIY 2 ABEIY 3 1 1 1 A B EI & & & & Y 0 Y 1 Y 2 Y 3 BAEIY 1 二 、 集成译码器 1.二进制译码器 74HC138 3线 8线译码器 加了引脚名字的 74X138的国标符号 74X138的常用符号 74X138的引脚图 13 GE AGE 22 BGE 21 & & & & Y 4 Y 5 Y 6 Y 73 & 2 & & Y 0 & Y 1 Y Y A 0 A 1 A 2 G 1 G 2A G 2B & 1 1 1 1 1 1 1 02210122210120 ),( mGGGAAAGGGAAAY BABA 72210122210127 62210122210126 52210122210125 42210122210124 32210122210123 22210122210122 12210122210121 02210122210120 ),( ),( ),( ),( ),( ),( ),( ),( mGGGAAAGGGAAAY mGGGAAAGGGAAAY mGGGAAAGGGAAAY mGGGAAAGGGAAAY mGGGAAAGGGAAAY mGGGAAAGGGAAAY mGGGAAAGGGAAAY mGGGAAAGGGAAAY BABA BABA BABA BABA BABA BABA BABA BABA 70120127 60120126 50120125 40120124 30120123 20120122 10120121 00120120 ),( ),( ),( ),( ),( ),( ),( ),( mAAAAAAY mAAAAAAY mAAAAAAY mAAAAAAY mAAAAAAY mAAAAAAY mAAAAAAY mAAAAAAY 11 G当 02 AG 02 BG 以 A2 A1 A0的顺序， A2为高位对最小项编号时， Y 的下标与 m的下标一致 1实现组合逻辑电路 例 1 试用译码器和门电路实现逻辑函数： ACBCABL ABCCABCBABCAL 7653 mmmm 解： 将逻辑函数转换成最小项表达式 ， 再转换成与非 与非形式 。 L(A,B,C)=m3+m5+m6+m7 = 用一片 74138加一个与非门就可实现该逻辑函数 。 1 G 0 A 74138 G 2A 2B1 2 AG A Y 1 YY Y 2 Y YY 7 3 Y 456 0 A B C1 0 0 L & 三、译码器的应用 例 2 某组合逻辑电路的真值表如下所示，试用译码器和门电 路设计该逻辑电路。 解： 写出各输出的最小项表 达式 ， 再转换成与非 与 非形式 : ABCCBACBACBACBAL ),( 74217421 mmmmmmmm CABCBABCACBAF ),( 653653 mmmmmm CABCBACBACBACBAG ),( 64206420 mmmmmmmm 用一片 74138加三个 与非门就可实现该组合逻 辑电路 。 可见 ， 用译码器实现 多输出逻辑函数时 ， 优点 更明显 。 3 1 21 Y G YY 74138 A 0 05 Y 2A G G Y 7 1 Y Y 2 Y 4 A 6 A 2B A B C1 0 0 FG L & & & 653653 mmmmmm ABCCBACBACBACBAL ),( 74217421 mmmmmmmm CABCBABCACBAF ),( CABCBACBACBACBAG ),( 64206420 mmmmmmmm 用译码器实现多输出组合逻辑函数的步骤 1.写出逻辑函数的最小项和的形式； 2.将逻辑函数的最小项和的表达式变换成与非与 非式； 3.画出接线图。 4.如果函数为 4变量函数，用 3/8线译码器实现， 则需先用两片 3/8线译码器扩展成 4/16线译码器， 在此基础上进行以上步骤。 2 译码器的扩展 用两片 74138扩展为 4线 16线译码器 G 1 G 2A G 2B 741 38(2 ) 0 A 1 A 2 A 1 G 2A G 2B G 741 38(1 ) A 1 A 2 A 0 1 2 AA 01 A 3 A E 016 2 YY YY 4 Y 5 YY 3 Y 7 914 10 YY YY 12 Y 13 Y 11 Y 15 2 Y 7 Y Y Y YY 5 4 3 016 YY 5 Y 7 Y Y Y YY 5 4 3 016 YY Y 8 5线 -32线译码器电路参见教材 147页 3构成数据分配器 数据分配器 将一路输入数据根据地址选择码分配给多 路数据输出中的某一路输出 。 D n位地址选择信号 0 D 1 D 2 D n - 1 数据分配器示意图图4.2.7 数数 据据 输输 出入 72210122210127 62210122210126 52210122210125 42210122210124 32210122210123 22210122210122 12210122210121 02210122210120 ),( ),( ),( ),( ),( ),( ),( ),( mGGGAAAGGGAAAY mGGGAAAGGGAAAY mGGGAAAGGGAAAY mGGGAAAGGGAAAY mGGGAAAGGGAAAY mGGGAAAGGGAAAY mGGGAAAGGGAAAY mGGGAAAGGGAAAY BABA BABA BABA BABA BABA BABA BABA BABA 用 74138译码器设计一个“ 1线 -8线”数据分配器 时当 0,1 21 BGG 01220122217 01220122216 01220122215 01220122214 01220122213 01220122212 01220122211 01220122210 AAAGAAAGGGY AAAGAAAGGGY AAAGAAAGGGY AAAGAAAGGGY AAAGAAAGGGY AAAGAAAGGGY AAAGAAAGGGY AAAGAAAGGGY ABA ABA ABA ABA ABA ABA ABA ABA 第 1种方案： G2A作为数据输入端， Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7作为数据输出端 当 A2 A1 A0 =000 时： 1 1 1 1 1 1 1 01220122217 01220122216 01220122215 01220122214 01220122213 01220122212 01220122211 201220122210 AAAGAAAGGGY AAAGAAAGGGY AAAGAAAGGGY AAAGAAAGGGY AAAGAAAGGGY AAAGAAAGGGY AAAGAAAGGGY GAAAGAAAGGGY ABA ABA ABA ABA ABA ABA ABA AABA D n位地址选择信号 0 D 1 D 2 D n - 1 数据分配器示意图图4.2.7 数数 据据 输输 出入 当 A2 A1 A0 =001 时： 1 1 1 1 1 1 1 01220122217 01220122216 01220122215 01220122214 01220122213 01220122212 201220122211 01220122210 AAAGAAAGGGY AAAGAAAGGGY AAAGAAAGGGY AAAGAAAGGGY AAAGAAAGGGY AAAGAAAGGGY GAAAGAAAGGGY AAAGAAAGGGY ABA ABA ABA ABA ABA ABA AABA ABA 当 A2 A1 A0 =010 时： 1 1 1 1 1 1 1 01220122217 01220122216 01220122215 01220122214 01220122213 201220122212 01220122211 01220122210 AAAGAAAGGGY AAAGAAAGGGY AAAGAAAGGGY AAAGAAAGGGY AAAGAAAGGGY GAAAGAAAGGGY AAAGAAAGGGY AAAGAAAGGGY ABA ABA ABA ABA ABA AABA ABA ABA 第 2种方案： G2B作为数据输入端， Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7作为数据输出端 第 3种方案： G1作为数据输入端， Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7作为数据输出端，反相输出 1GY X 4、数字显示译码器 常用的数字显示器有多种类型 ， 按显示方式分 ， 有字型重叠式 、 点阵式 、 分段式等 。 按发光物质分 ， 有半导体显示器 ， 又称发光二极管 (LED)显示 器 、 荧光显示器 、 液晶显示器 、 气体放电管显示器等 。 （ 1） 七段数字显示器原理 f a b c d e g DP C O M d c DPe f C O M bag 按内部连接方式不同，七段数字显示器分为 共阴极 和 共阳极 两种。 C O M C O M a a b b c c d d e e f f g g DP DP 共阳极 共阴极 （ 2）七段显示译码器 74HC4511 七段显示译码器 74HC4511是一种与 共阴极 数字显示器配合使 用的集成译码器 。 当输入 1001时 与教材 151页对照 74HC4511的逻辑功能： （ 3） 正常译码显示 。 LT=1， BI =1， LE =0时 ， 对输入为十进制数 l 15的二进制码 （ 0000 1111） 进行译码 ， 产生对应的七段显 示码 。 （ 4） 锁存 。 当 LT=1， BI =1， LE=1时 ， 输出不再随输入的变化而变 化 ， 而是保持 LE由 0变为 1之前瞬间的输出 。 （ 1） 试灯 。 当 LT=0时 ， 无论输入怎样 ， a g输出全 1， 数码管七段 全亮 。 由此可以检测显示器七个发光段的好坏 。 LT称为试灯输入 端 。 （ 2） 灭灯 。 当 LT=1， BI =0时 ， 不管其他输入端为何值 ， a g均输 出 0， 显示器全灭 。 因此 BI称为灭灯输入端 。 综上： 74HC4511的控制端中 LT的优先级最高然后是 BI，最后是 LE。 BI端可以实现多位数显示时的 “无效 0消隐” 功能。 4.4.3 数据选择器 一、 数据选择器的基本概念及工作原理 数据选择器 根据地址选择码从多路输入数据中选择一路 ， 送到输出 。 1 D D 0 Y n位地址选择信号 D 2-1 数据选择器示意图 数 数 据 据 输 输 出 入 n 例： 四选一数据选择器 根据功能表，可写出输出逻辑表达式： GDAADAADAADAAY )( 301201101001 由逻辑表达式画出逻辑图： D A 0 1 2 3 D 1 0 A D D G Y 1 & 1 1 1 1 1 1、 74LS151功能框 图 D7 Y Y E 74HC151 D6 D5 D4 D3 D2 D1 D0 S2 S1 S0 二、集成电路数据选择器 8选 1数据选择器 74HC151 E D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 S 0 S 1 S 2 Y Y 1 1 1 1 1 1 1 & & & & & & & & & & 1 1 2个互补 输出端 8 路数据 输入端 1个使能 输入端 3 个地址 输入端 2、 74HC151的逻辑图 3、 74HC151的功能表 70126012 501240123012 201210120012 DSSSDSSS DSSSDSSSDSSS DSSSDSSSDSSSY 当 E=1时， Y=0 。 当 E=0时 )( ),( 7 0 7766 554433 221100012 i i i Dm DmDm DmDmDm DmDmDmSSSY 输 入 输 出 使 能 选 择 Y Y E S2 S1 S0 H X X X L H L L L L D0 L L L H D1 L L H L D2 L L H H D3 L H L L D4 L H L H D5 L H H L D6 L H H H D7 0D 1D 2D 3D 4D 5D 6D 7D )( ),( 7 0 77665544 33221100012 i i i Dm DmDmDmDm DmDmDmDmSSSY 当以 S2为高位 S0为低位时，最小项编号 m的下标与 D的 下标正好一致，这样便于记忆逻辑表达式 三、数据选择器的应用 1 数据选择器的通道扩展 用两片 74151组成 “ 16选 1”数据选择器 D 0 1 D 2 D 3 D 4 D 5 D 6 D 7 D 0 S 1 S 2 S Y Y 74151(2) 0 D 1 D D 2 D 3 4 D 5 D 6 D 7 D 0 S 1 S S 2 Y Y 74151(1) Y Y 1 1 D 12 4 3 5 D D 2 A 3 D 0 D D D 13 D D 2 D D D D 14 11 8 1 9 10 1 D D A 6 15 D A A 7 0 & E E 2实现单输出组合逻辑函数 （ 1） 当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时 ， 可直接用数据选择器来实现逻辑函数 。 例 4.3.1 试用 8选 1数据选择器 74151实现逻辑函数： ACBCABL A B CCABCBABCAL 解： 将逻辑函数转换成最小 项表达式： L(A,B,C)=m3+m5+m6+m7 画出连线图 。 77665544 33221100),( DmDmDmDm DmDmDmDmCBAY Y A D 3 4 74151 E 7 D D D D 1 6 2 D Y 1 D D 0 2 A 5 A 0 A B C L 0 1 图 4.3.5 例 4.3.1逻辑图 （ 2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。 例 4.3.2 试用 4选 1数据选择器实现逻辑函数： 解： 将 A、 B接到地址输入端 ， C加到适当的数据输入端 。 作出逻辑函数 L的真值表 ， 根据真值表画出连线图 。 CABCABL A 3 DD 12 D Y 1 D 0 A 0 A B 01 C 4选1数据选择器 L 1 33221100),( DmDmDmDmBAY 用数据选择器实现组合逻辑函数的步骤 : 1.写出数据选择器的输出逻辑表达式 Y； 2.确定数据选择器的地址输入变量与所要实现的逻辑函数 中的逻辑变量的对应关系； 3.把逻辑函数 L变换成（与地址有关的）最小项和的形式 ； 4.比较 1、 3两个表达式 Y=L，确定数据选择器的 Di （可以 是常量，也可以是表达）； 5.画出接线图。 0 1 0 0 1 1 0 1 L 74H C 151 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 E S 2 S 1 S 0 Y S 2 S 1 S 0 3、 实现并行数据到串行数据的转换 S 0 S 1 L S 2 0 1 0 0 1 1 0 1 1、 一位数值比较器 (设计 ) 数值比较器：对两个 1位数字进行比较（ A、 B），以 判断其大小的逻辑电路。 输入：两个一位二进制数 A、 B。 输出： F B A =1，表示 A大于 B F B A B A = F B A AB B A + = F B A = 一位数值比较器真值表 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 FA=B FAB B A 输 出 输 入 2、二 位数值比较器： 输入：两个 2位二进制数 A=A1 A0 、 B=B1 B0 能否用 1位数值比较器设计两位数值比较器 ? 比较两个 2 位二进制数的大小的电路 当高位 （ A1、 B1）不相等时，无需比较低位（ A0、 B0），高 位比较的结果就是两个数的比较结果。 当高位相等时，两数的比较结果由低位比较的结果决定。 用一位数值比较器设计多位数值比较器的原则 真值表 0 0 1 0 1 0 1 0 0 A0 B0 A0 B0 A0 = B0 A1 = B1 A1 = B1 A1 = B1 0 1 0 A1 B1 FA=B FAB A0 B0 A1 B1 输 出 输 入 FAB = (A1B1) + ( A1=B1)(A0B0) FA=B=(A1=B1)(A0=B0) FAB = (A1B1) + ( A1=B1)(A0B = (A1B1) + ( A1=B1)(A0B0) FA=B=(A1=B1)(A0=B0) FAB = (A1B1) + ( A1=B1)(A0B IAB FA B3 H L L A3 B2 H L L A3 = B3 A2 B1 H L L A3 = B3 A2 = B2 A1 B0 H L L A3 = B3 A2 = B2 A1 = B1 A0 F B A 9 CS9 1 如何确定 CS9的值？ 列出 CS9信号的真值表 S3 S2 S1 S0 CS9 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 0 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1323 9 SSSSC S 3、 减法运算 在实际应用中，通常是将减法运算变为加法运算来处 理，即采用加补码的方法完成减法运算。 若 n位二进制的原码为 N原 ，则与它相对应的 2 的补码为 N补 =2N N原 补码与反码的关系式 N补 =N反 +1 设两个数 A、 B相减，利用以上两式 可得 A B=A+B补 2n=A+B反 +12n 1） AB 0的情况。 2） AB 0的情况 。 结果 表明，在 AB 0时， 所得的差就是差的原码。 在 AB 0时， 所得的差是差 绝对值的补码。 A=0101 ， B=0001 A= 0001 ， B=0101 0 1 0 1 A 1 1 1 0 B 反 + 1 1 0 1 0 0 0 0 0 1 A 1 0 1 0 B 反 + 1 0 1 1 0 0 D 3 D 2 D 1 D 0 = 1 1 = 1 1 = 1 1 = 1 1 0 C 1 74H C 283( I ) A 0 A 1 A 2 A 3 B 0 B 1 B 2 B 3 S 3 S 2 S 1 S 0 CO V 1 C 1 1 74H C 283( I ) A 0 A 1 A 2 A 3 B 0 B 1 B 2 B 3 S 3 S 2 S 1 S 0 D 3 D 2 D 1 D 0 1 1 1 1 CO A 0 A 1 A 2 A 3 B 0 B 1 B 2 B 3 0 1 1 0 输出为原码的 4位减法运算逻辑图 4 组合逻辑电路小结 4.1组合逻辑电路的分析 4.2组合逻辑电路的设计 4.3组合逻辑电路中的竞争和冒险 4.4常用组合逻辑集成电路 4.4.1编码器 （ CD4532） 4.4.2译码器 /数据分配器（ 74x138、 74HC4511） 4.4.3数据选择器（ 74HC151） 4.4.4 数值比较器（ 74HC85） 4.4.5 算术运算电路（ 74x283）
展开阅读全文