资源描述
,13.1 数字电路的基础知识,13.2 门电路,13.3 逻辑门电路的组合,13.4 几种常用的组合逻辑组件,第13章 门电路与组合逻辑电路,13.1 数字电路的基础知识,1、数字信号和模拟信号,电子电路中的信号,例:正弦波信号、指数函数等。,例:计算机、数字电路信号等。,模拟信号:在时间和幅值上都是连续的信号。,数字信号:在时间和幅值上都是离散的信号。,模拟信号,数字信号,高电平“1”,低电平“0”,上升沿,下降沿,(1-4),在实际的数字系统中,数字波形不能立即上升或下降,而要经历一段时间,因此,有必要定义上升时间t r和下降时间t f。 脉冲波形上升时间t r :从脉冲幅值的10%到90%所需的时间。 脉冲波形下降时间t f :从脉冲幅值的90%到10%所经历时间。 脉冲宽度tw:脉冲幅值的50%的两个时间点所跨越的时间。,模拟电路:输入、输出信号间的大小、相位、失真等方面的关系。主要采用电路分析方法,动态性能用微变等效电路分析。,数字电路:电路输出、输入间的逻辑关系。主要的工具是逻辑代数,电路的功能用真值表、逻辑表达式及波形图表示。,1)研究的内容,模拟电路:三极管一般工作在线性放大区。 数字电路:三极管工作在开关状态,即工作在饱和区或截止区。,2)电路的特点,2、数字信号和模拟信号的比较,(1-6),A点: (截止) ic 0,VCEVCC C点 :(饱和)VCE = VCC - ICSRC = VCES O.2一O.3 V (饱和压降),“断开” “闭合”,3)BJT的开关作用,3、 数制,1)十进制:,以10为基数的记数体制。,表示数的十个数码:,1、2、3、4、5、6、7、8、9、0,遵循逢十进一的规律。,157,=,一个十进制数 N 可以表示成:,若在数字电路中采用十进制,必须要有十个电路状态与十个记数码相对应。这样将在技术上带来许多困难,而且很不经济。,2)二进制:,以2为基数的记数体制 。,表示数的两个数码:,0、1,遵循逢二进一的规律。,(1001)B =,= (9)D,二进制的优点:用电路的两个状态-开关来表示二进制数,数码的存储和传输简单、可靠。,二进制的缺点:位数较多,使用不便;不合人们的习惯,输入时将十进制转换成二进制,运算结果输出时再转换成十进制数。,3)十进制与二进制之间的转换,二进制数转化成十进制数:,十进制数转化成二进制数:,乘二除二法,除二法,例:十进制数25转换成二进制数的转换过程:,(25)D=(11001)B,例:十进制数0.375转换成二进制数的转换过程:,0.375,2,2,2,门电路: 一种开关电路,又称逻辑门电路。,门电路的主要类型:与门、或门、与非门、或非门、异或门等。,门电路的输出状态与赋值对应关系:,正逻辑:高电位对应“1”;低电位对应“0”。,混合逻辑:输入用正逻辑、输出用负逻辑;或者输入用负逻辑、输出用正逻辑。,一般采用正逻辑,负逻辑:高电位对应“0”;低电位对应“1”。,13.2 门电路,(1-13),分立元件基本逻辑门电路,1二极管与门电路,设:uA = 0, uB = uC = 3 V 则 DA导通,DB、DC 截止。,uY = 0.3 V,uY = 0.3 V,Y = 0,uA,uB,uC 中任意一个或两个为 0, Y = 0。,设:3 V 为高电位 1,0.3 V 为低电位 0,二极管管压降为 0.3 V。,(1-14),+12V,A,B,C,DA,DB,DC,设:uA = uB = uC = 0,DA、DB、DC 都导通,Y = 0,uY = 0.3 V,Y,uY = 0.3 V,R,uY = 3.3 V,设: uA = uB = uC = 3 V,uY = 3.3 V, Y = 1,DA、DB、DC 都截止,(1-15),由以上分析可知:只有当 A、B、C 全为高电平时,输出端 Y 才为高电平。正好符合与门的逻辑关系。,结论:,与逻辑关系式:Y = A B C,与门逻辑状态表,逻辑符号,(1-16),例:两输入与门波形图,Y = A B,(1-17),设:uA = 3 V,uB = uC = 0 V 则 DA 导通。,uY = (3 0.3) V = 2.7 V DB 、DC 截止, Y = 1,uY = 2.7 V,uA, uB, uC 中任意一个或两个为 1, Y = 1。,2二极管或门电路,(1-18),DA,12V,Y,A,B,C,DB,DC,设: uA = uB = uC = 3 V,DA 、DB、DC 都导通,uY = 2.7 V,uY = 2.7 V,Y = 1,R,uY= 0.3V,设: uA = uB = uC = 0 V,DA、 DB、DC 都导通,uY = 0.3 V, Y = 0,(1-19),或逻辑关系式:Y = A + B + C,或门逻辑状态表,结论: 由以上分析可知,当 A、B、C 任一为高电平时,输出端 Y 才为高电平。正好符合或门的逻辑关系。,(1-20),或逻辑关系式:Y = A + B,例:二输入或门波形图,(1-21),3晶体管非门电路,当 A 为高电平时(即 A = 1),晶体管饱和,集电极电位为低电平(0 V 附近),即Y = 0,当 A 为低电平时(即 A = 0),晶体管截止,集电极电位为高电平 (近似等于 UCC),即Y = 1,(1-22),结论:Y 等于 A 的非;记为,非门电路也称为反相器。,逻辑符号,波形图,(1-23),基本逻辑门电路的组合,1与非门电路,逻辑表达式,(1-24),2或非门电路,逻辑表达式,(1-25),3与或非门电路,逻辑表达式,2、复合门电路,“与”、“或”、“非”是三种基本的逻辑关系,任何其它的逻辑关系都可以以它们为基础表示。,与非:条件A、B、C都具备,则F 不发生。,其他几种常用的逻辑关系如下表:,或非:条件A、B、C任一具备,则F 不发生。,异或:条件A、B不相同,则F 发生。,同或:条件A、B相同,则F 发生。,基本逻辑关系小结,13.3 逻辑门电路的组合,由各种门电路组合起来能实现一定逻辑功能的电路成为组合逻辑电路。逻辑电路的研究工具是逻辑代数(布尔代数)。,分析:已知逻辑图,分析其逻辑功能 设计:已知逻辑功能,画出能实现该功能的逻辑图,组合电路的研究内容:,1、逻辑代数的运算法则,加运算规则:,0+0=0 ,0+1=1 ,1+0=1,1+1=1,乘运算规则:,00=0 01=0 10=0 11=1,非运算规则:,1)基本运算规则,2)逻辑代数的运算规律,(1)交换律,(2)结合律,(3)分配律,A+B=B+A,A B=B A,A+(B+C)=(A+B)+C=(A+C)+B,A (B C)=(A B) C,A(B+C)=A B+A C,A+B C=(A+B)(A+C),求证: (分配律第2条) A+BC=(A+B)(A+C),证明:,右边 =(A+B)(A+C),=AA+AB+AC+BC ; 分配律,=A +A(B+C)+BC ; 结合律 , AA=A,=A(1+B+C)+BC ; 结合律,=A 1+BC ; 1+B+C=1,=A+BC ; A 1=1,=左边,(4)吸收规则,原变量的吸收:,A+AB=A,证明:,A+AB=A(1+B)=A1=A,利用运算规则可以对逻辑式进行化简。,例如:,吸收是指吸收多余(冗余)项,多余(冗余)因子被取消、去掉 被消化了。,长中含短,留下短。,反变量的吸收:,证明:,例如:,长中含反,去掉反。,混合变量的吸收:,证明:,例如:,(5)反演定理,可以用列真值表的方法证明:,德 摩根 (De Morgan)定理:,反演定理内容:将函数式 F 中所有的,变量与常数均取反,(求反运算),1.运算顺序:先括号 再乘法 后加法。,2.不是一个变量上的反号不变。,注意:,(变换时,原函数运算的先后顺序不变),新表达式:,例1:,与或式,注意括号,注意括号,例2:,与或式,反号不变,(1-40),例1:,化简,应用逻辑代数运算法则化简,(1)并项法,(2)配项法,(1-41),例3:,化简,(3)加项法,(4)吸收法,吸收,(1-42),例1:,反演,(1-43),例2:化简为最简逻辑代数式,(1-44),例3:将Y化简为最简逻辑代数式。,;利用反演定理,1. 由给定的逻辑图逐级写出逻辑关系表达式。,分析步骤:,2. 用逻辑代数对逻辑代数式进行化简。,3. 列出输入输出状态表并得出结论。,逻辑电路,输入输出之间的逻辑关系,2、逻辑图逻辑功能的分析,例1:分析下图的逻辑功能。,真值表,特点:输入相同为“1”; 输入不同为“0”。,同或门,例2:分析下图的逻辑功能。,真值表,特点:输入相同为“0”; 输入不同为“1”。,异或门,1,分析下图的逻辑功能。,0,1,被封锁,1,B,课堂练习,1,0,被封锁,1,特点: M=1时选通A路信号; M=0时选通B路信号。,选通电路,3、组合逻辑电路设计基础,任务要求,最简单的逻辑电路,1. 指定实际问题的逻辑含义,列出真值表。,分析步骤:,2. 列逻辑关系表达式并进行化简。,3. 画出逻辑电路图。,例:设计三人表决电路(A、B、C)。每人一个按键,如果同意则按下,不同意则不按。结果用指示灯表示,多数同意时指示灯亮,否则不亮。,1. 首先指明逻辑符号取“0”、“1”的含义。,2、根据题意列出真值表。,真值表,三个按键A、B、C按下时为“1”,不按时为“0”。输出是F,多数赞成时是“1”,否则是“0”。,真值表,3. 列逻辑表达式并化简,4. 根据逻辑表达式画出逻辑图。,(1) 若用“与门”、“或门”实现,(2) 若用“与非门”实现,1、编码器,所谓编码就是赋予选定的一系列二进制代码以固定的含义。,n个二进制代码(n位二进制数)有2n种不同的组合,可以表示2n个信号。,(1)二进制编码器,二进制编码器的作用:将一系列信号状态编制成二进制代码。,13.4 几种常用的组合逻辑组件,例:用与非门组成三位二进制编码器。,-八线-三线编码器,设八个输入端为I1I8 八种状态,与之对应的输出设为F1、F2、F3,共三位二进制数。,设计编码器的过程与设计一般的组合逻辑电路相同,首先要列出状态表(即真值表),然后写出逻辑表达式并进行化简,最后画出逻辑图。,真值表,8-3 编码器逻辑图,(2)二-十进制编码器,二-十进制编码器的作用:将十个状态(对应于十进制的十个代码)编制成BCD码。,十个输入,四位,输入:I0 I9,输出:F4 F1,列出状态表如下:,逻辑图略,状态表,2、译码器,译码是编码的逆过程,即将某二进制翻译成电路的某种状态。,(1)二进制译码器,二进制译码器的作用:将n种输入的组合译成2n种电路状态。也叫n-2n线译码器。,译码器的输入,一组二进制代码,译码器的输出,一组高低电平信号,2-4线译码器74LS139的内部线路,74LS139的功能表,“”表示低电平有效。,74LS139管脚图,一片139种含两个2-4译码器,(2)显示译码器,二-十 进制编码,显示译码器,显示器件,在数字系统中,常常需要将运算结果用人们习惯的十进制显示出来,这就要用到显示译码器。,显示器件:常用的是七段显示器件。,a,b,c,d,f,g,a b c d e f g,1 1 1 1 1 1 0,0 1 1 0 0 0 0,1 1 0 1 1 0 1,e,七段显示器件的工作原理:,显示译码器:,74LS49的管脚图,74LS49的功能表(简表),8421码,译码,显示字型,完整的功能表请参考相应的参考书。,74LS49与七段显示器件的连接:,74LS49是集电极开路,必须接上拉电阻,3 、加法器,举例:A=1101, B=1001, 计算A+B。,0,1,1,0,1,0,0,1,1,加法运算的基本规则:,(1) 逢二进一。,(2) 最低位是两个数最低位的叠加,不需考虑进位。,(3) 其余各位都是三个数相加,包括加数被、加数和低位来的进位。,(4) 任何位相加都产生两个结果:本位和、向高位的进位。,用半加器实现,用全加器实现,(1)半加器,半加运算不考虑从低位来的进位。设: A-加数;B-被加数;S-本位和;C-进位。,真值表,逻辑图,逻辑符号,(2)全加器,an-加数;bn-被加数;cn-1-低位的进位;sn-本位和;cn-进位。,真值表,半加和:,所以,全加和:,逻辑图,逻辑符号,全加器SN74LS183的管脚图,
展开阅读全文