CMOS工艺教学讲解课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,集成电路版图设计与验证,第三章,CMOS,工艺,基本工艺,CMOS,器件的,剖视图,和俯视图,CMOS,器件,可以看成是一组形成图形的材料层的集合。剖视图显示材料层叠放的次序，而俯视图显示每层的图形。这些材料层具有各自的导电特性，它们可以是金属，也可以是绝缘体，或者是半导体，称为,工艺层,。,(1),生产所需类型衬底的晶片工艺；,(2),准确定域区间的,光刻,工艺；,(3),向芯片中增加材料的,氧化,、,淀积,和,离子,注入工艺；,(4),去除材料的,刻蚀,工艺。,第,3,章,CMOS,工艺,3.1,基本工艺,3.1.1 CMOS,工艺层,3.1.2,晶片工艺,3.1.3,光刻工艺,3.1.4,氧化工艺,3.1.5,离子注入,3.1.6,淀积与刻蚀,3.1,基本工艺,3.1.1 CMOS,工艺层,CMOS,器件的,剖视图,和俯视图,结论：,CMOS,器件,可以看成是一组形成图形的材料层的集合。剖视图显示材料层叠放的次序，而俯视图显示每层的图形。这些材料层具有各自的导电特性，它们可以是金属，也可以是绝缘体，或者是半导体，称为,工艺层,。,基本工艺,(1),生产所需类型衬底的晶片工艺；,(2),准确定域区间的,光刻,工艺；,(3),向芯片中增加材料的,氧化,、,淀积,和,离子,注入工艺；,(4),去除材料的,刻蚀,工艺。,改变材料层：,掺杂原理与工艺,掺杂目的：,掺杂的目的是以形成,特定导电能力,的材料区域,包括,N,型或,P,型半导体层和绝缘层。是制作各种半导体器件和,IC,的基本工艺。,经过掺杂，原材料的部分原子被杂质原子代替。材料的导电类型决定于杂质的化合价。,改变材料层：掺杂工艺,掺杂工艺方法,分为：,-,热扩散法,掺杂,-,离子注入法,掺杂,。,掺杂工艺,1,、离子注入,类似弹枪发射，杂质被注入到晶圆的表面,（,2,）离子注入法掺杂,离子注入掺杂,也分为,两个步骤,：,-,离子注入,-,退火再分布,。,退火处理,通常，,离子注入的深度较浅且浓度较大，必须使它们重新分布,。同时由于高能粒子的撞击，导致硅结构的晶格发生损伤。,为恢复晶格损伤，,在离子注入后要进行退火处理。,在退火的同时，掺入的杂质同时向半导体体内进行,再分布,。,离子注入机包含离子源，分离单元，加速器，偏向系统，注入室等。,离子注入机,离子注入,图,3.5 (a),离子注入,(b),杂质分布,离子注入的重要应用,(a),场氧反型引起的寄生,MOS,管,(b),沟道终止注入,热扩散法掺杂,热扩散是最早使用也是最简单的掺杂工艺，主要用于,Si,工艺,。,利用原子在高温下的,扩散运动,，使杂质原子从浓度很高的杂质源向硅中扩散并形成一定的分布,。,扩散前 扩散后,热扩散步骤,热扩散通常,分两个步骤,进行：,-,预淀积,（,predeposition,）,也称,预扩散,-,推进,（,drive in,）,也称,主扩散,预淀积（,预扩散）,预淀积,是在高温下利用诸如硼、磷等杂质源对硅片上的掺杂窗口进行扩散，在窗口处,形成一层较薄但具有较高浓度的杂质层,。,这是一种,恒定表面源,的扩散过程。,推进（,主扩散）,推进,是利用预淀积所形成的表面杂质层做杂质源，在高温下将这层杂质向硅体内扩散的过程。通常,推进的时间较长，,推进是限定表面源扩散过程,。,增加半导体层：外延生长,(Epitaxy),外延生长的目的,尽管有些器件和,IC,可以直接做在未外延的基片上,但大多数器件和,IC,都做在经过外延生长的衬底上。原因是未外延过的基片性能常常不能满足要求。,外延的目的是用同质材料形成具有不同的掺杂种类及浓度,因而具有不同性能的晶体层。,化学气相淀积（,Chemical Vapor Deposition,),通过混合气体生长新的材料层的方法叫做化学气相淀积。,采用不同的气体混合，就能生长不同类型的硅。硅层可以是,N,型的，也可以是,P,型的，甚至可以在一个淀积的过程中通过改变气体混合得到,N,型、,P,型交替叠加的材料层。,在原始的硅晶圆的表面淀积更多的硅，晶圆变厚。,化学气相淀积,化学气相淀积（,Chemical Vapor Deposition),同样可以淀积硅到二氧化硅的表面。,栅极是位于薄的二氧化硅绝缘层上的。,外延层是硅上的硅，生长缓慢以保持晶向，如果快速生长，就没有一致的晶格结构。许多不同的晶体连接组成，而不是一块大的晶体。,-,多晶硅（,ploysilicon).,同硅一样，多晶硅也需要掺杂。,除了作为,栅的绝缘材料,外，二氧化硅在很多制造工序中可以作为保护层。在器件之间的区域，也可以生成一层称为,“场氧”,（,FOX,）的厚,SiO,2,层，使后面的工序可以在其上制作互连线。,增加绝缘层,绝缘层形成工艺,绝缘层形成工艺,包括：,-,干法氧化,-,湿法氧化,干法氧化,利用热氧化制作,SiO,2,时，硅片置于通有氧气的高温环境内，通过到达硅表面的氧原子与硅的作用，发生,Si,（固体）,+O,2,SiO,2,（固体）反应，形成,SiO,2,。,干法氧化,干法氧化生成的,SiO,2,，,具有结构致密、干燥、均匀性和重复性好，掩蔽能力强，与光刻胶粘附好等优点,，是一种很理想的钝化膜。,目前制备高质量的,SiO,2,薄膜基本上都采用这种方法，例如,MOS,晶体管的栅氧化层。,干法氧化的生长速率慢,，所以,经常同湿法氧化相结合来生长,SiO,2,。,湿法氧化,湿法氧化,指的是在高温下，硅与高纯水产生的蒸汽发生如下反应：,Si,（固体）,+2H,2,O,SiO,2,（固体）,+2H,2,，生成,SiO,2,。,在表面已有了,SiO,2,后，由于这层已生成的,SiO,2,对氧的阻碍作用，,氧化的速度是逐渐降低的,。由于,Si,和,SiO,2,晶格尺寸的差异，每生长,1,m,的,SiO,2,，约需消耗,0.44,m,的,Si,。,硅氧化示意图,绝缘层隔离工艺,对,MOS,电路来说，场氧化物区的阈值电压必须足够高以,隔离,每个器件，现在已经提出了许多隔离方法。最常用的适于超大规模集成电路的结构：,-,局部氧化隔离法隔离,(LOCOS),局部氧化隔离法,(LOCOS),局部氧化隔离法,在集成电路技术中当然是最占统治地位的,隔离工艺,。它利用了氧在,Si,3,N,4,中扩散非常缓慢的性质。当硅表面有一层氮化硅时，无法生成氧化物。此外，氮本身氧化过程也非常缓慢。这样在整个氧化步骤中，,氮化硅将作为氧化物阻挡层保持不变,。,局部氧化隔离工艺步骤,金属层形成工艺,金属层有三个功能,：,（,1,）形成器件本身的接触线；,（,2,）形成器件间的互连线；,（,3,）形成焊盘。,金属层形成,金属层的形成主要采用,物理汽相沉积,(Pysical Vapor Deposition,，,简称,PVD,),技术。,在半导体工艺发展过程中，,主要的,PVD,技术有两种：,蒸镀法,溅镀法,蒸镀法和溅,射,法,蒸镀法,是通过把被蒸镀物体加热，利用被蒸镀物在高温,(,接近其熔点,),时的饱和蒸汽压，来进行,薄膜沉积,的；,溅,射,法,是利用等离子体中的离子，对,被溅,射,物体电极,(,也就是离子的靶,),进行轰击，使汽相等离子体内具有被溅镀物的粒子,(,如原子,),，这些,粒子沉积,到晶片上就形成了薄膜。,溅射法,是大规模集成电路生产中用来沉积不同金属，包括铝、铝合金、钛、钨钛合金和钨的应用最为广泛的技术。虽然经常用,化学汽相沉积或蒸发法,来沉积铝，,Si,，,SiO,2,(,硅玻璃,),及高熔点的金属硅化物，在某些场合，也用,溅射法,来沉积这些薄膜。,刻蚀,刻蚀工艺,：是将没有被光刻胶膜保护的材料去除的过程。,刻蚀的作用,:,制作不同的器件结构，如线条、接触孔、凸纹、栅等。,被刻蚀的材料,:,半导体，绝缘体，金属等。,刻蚀的两种方法：,湿法和干法,湿法刻蚀,首先要用适当,(,包含有可以分解表面薄层的反应物,),的,溶液浸润刻蚀面,，然后清除被分解的材料。如,SiO,2,在室温下可被,HF,酸刻蚀。,湿法刻蚀在,VLSI,制造中的问题,:,接触孔的面积变得越来越小,抗蚀材料层中的小窗口会由于毛细作用而使得接触孔不能被有效的浸润。,是被分解的材料不能被有效的从反应区的小窗口内清除出来。,干法刻蚀：,反应离子刻蚀,RIE,等,RIE,发生在反应炉中，基片,(,晶圆,),被放在一个已被用氮气清洗过的托盘上，然后，托盘被送进刻蚀室中，在那里托盘被接在下方的电极上。刻蚀气体通过左方的喷口进入刻蚀室。,RIE,的基板是带负电的。正离子受带负电的基板吸引，最终以近乎垂直的方向射入晶体，从而使刻蚀具有良好的方向性。,反应离子刻蚀,RIE,刻蚀种类的选择,根据刻蚀过程中要求的速度、精度、选择性和刻蚀材料的种类，可以选择下列方法中的一种进行刻蚀：,“湿法”刻蚀，即将硅片置于化学溶液中腐蚀（精确度低）；,“等离子体”刻蚀，即用等离子体轰击晶片（精确度高）；,反应离子刻蚀,(RIE),，用反应气体中产生的离子轰击硅片。,掩模,组成图,3.1,结构的层,什么是掩膜？,掩膜是用石英玻璃做成的均匀平坦的薄片，表面上涂一层,600,800nm,厚的,Cr,层，使其表面光洁度更高。称之为铬板，,Cr mask,。,IC,、,Mask & Wafer,Wafer,图案发生器方法,(PG: Pattern Generator),在,PG,法中,规定,layout,的基本图形为矩形,.,任何版图都将分解成一系列各种大小、不同位置和方向的矩形条的组合,.,每个矩形条用,5,个参数进行描述,:,(X, Y, A, W, H),图,3.3,图案发生器方法,(,续,),利用这些数据控制下图所示的一套,制版,装置。,光刻原理与流程,在,IC,的制造过程中，光刻是多次应用的重要工序。其作用是把掩膜上的图型转换成晶圆上的器件结构。,3.3.1,光刻,步骤,一、,晶圆涂光刻胶：,清洗晶圆，在,200,C,温度下烘干,1,小时。目的是防止水汽引起光刻胶薄膜出现缺陷。,待晶圆冷却下来，立即涂光刻胶。,光刻,胶有两种：正性,(positive),与负性,(negative),。,正性胶显影后去除的是,经,曝,光的区域的光刻胶，负性胶显影后去除的是,未经,曝,光的区域的光刻胶。,正性胶适合作窗口结构,如接触孔,焊盘等，而负性胶适用于做长条形状如多晶硅和金属布线等,。,光刻,胶,对大部分可见光灵敏，对黄光不灵敏，可在黄光下操作。,晶圆再烘，将溶剂蒸发掉，准备曝,光,正性胶与负性胶光刻图形的形成,涂光刻胶的方法,(,见下图,),：,光刻胶通过过滤器滴入晶圆中央，被真空吸盘吸牢的晶圆以,2000,8000,转,/,分钟的高速旋转，从而使光刻胶均匀地涂在晶圆表面,。,光刻,步骤二、三、四,二、曝,光,:,光源可以是,可见光,紫外线, X,射线和电子束,。 光量,时间取决于光刻胶的型号，厚度和成像深度。,三、显影,:,晶圆用真空吸盘吸牢，高速旋转，将显影液喷射到晶圆上。显影后，用清洁液喷洗。,四、烘干,:,将显影液和清洁液全部蒸发掉,。,曝光方式,1.,接触式,曝光,方式中，,把掩膜,以,0.05,0.3ATM,的压力,压在涂光刻胶的晶圆,上，曝光光源的波长在,0.4,m,左右。,图,3.7,曝光系统,(,下图,),:,点光源产生的光经凹面镜反射得,发散光束，再经透镜变成平行光束，经,45,折射后投射到工作台上。,光刻过程,玻璃掩模版；（,b),涂光刻胶；（,c),曝光；（,d),显影,芯片制造,下凹图形的加工,凸起图形的加工,平坦化,下凹图形的加工,氧化层上制造一个凹槽,主要步骤：,将掩模版覆盖在芯片上，然后曝光；,光线仅能通过铬版上我们开窗口的地方；,在光刻胶上被曝光的区域发生化学反应；,显影，曝光区域被显出。,平坦化,在进行了凹下和凸起的图形后，晶圆的表面变得非常不平整。使晶圆表面变平的技术成为,平坦化,。,如果不采用平坦化技术，新材料可能会上下起伏，越过一些陡峭的凸起和凹槽。这些凸起和凹槽的拐角会引起应力，使材料在拐角处拉伸变薄，因此必须增加额外的材料厚度以避免断裂。,只要使原先的平面变平坦了，就可以采用较薄的材料层，就能制作更小的图形，加工更小的尺寸，尺寸越小性能越好，速度越快，也越便宜。所以，平坦化改善了芯片的性能。,集成电路工艺,光刻：,刻蚀：,掺杂：,离子注入 退火,扩散,-,氧化：干氧氧化、湿氧氧化等,CVD,作 业,集成电路工艺主要分为哪几大类，每一类中包括哪些主要工艺，并简述各工艺的主要作用,简述光刻的工艺过程。,集成电路工艺,掩模,光刻,刻蚀,掺杂,离子注入,扩散,氧化,CVD,3.2 CMOS,工艺流程,CMOS,工艺分类,P,阱,CMOS,工艺,N,阱,CMOS,工艺,双阱,CMOS,工艺,P,阱,CMOS,工艺,P,阱,CMOS,工艺,以,N,型单晶硅为衬底，在其上制作,P,阱。,NMOS,管做在,P,阱内，,PMOS,管做在,N,型衬底上。,P,阱工艺包括用,离子注入或扩散的方法,在,N,型衬底中掺进浓度足以中和,N,型衬底并使其呈,P,型特性的,P,型杂质，以保证,P,沟道器件的正常特性。,P,阱,CMOS,工艺,P,阱,CMOS,芯片剖面示意图,电连接时，,P,阱接最负电位，,N,衬底接最正电位，通过反向偏置的,PN,结实现,PMOS,器件和,NMOS,器件之间的,相互隔离。,N,阱,CMOS,工艺,N,阱,CMOS,正好和,P,阱,CMOS,工艺相反,，,它是在,P,型衬底上形成,N,阱。因为,N,沟道器件是在,P,型衬底上制成的。在这种情况下，,N,阱中和了,P,型衬底,，,P,沟道晶体管会受到过渡掺杂的影响。,N,阱,CMOS,工艺,早期的,CMOS,工艺的,N,阱工艺和,P,阱工艺两者并存发展。但由于,N,阱,CMOS,中,NMOS,管直接在,P,型硅衬底上制作,，有利于发挥,NMOS,器件高速的特点，因此成为,常用工艺 。,N,阱,CMOS,芯片剖面示意图,N,阱,CMOS,芯片剖面示意图,双阱,CMOS,工艺,随着工艺的不断进步，集成电路的,线条尺寸,不断缩小，传统的单阱工艺有时已不满足要求，双阱工艺应运而生。,双阱,CMOS,工艺,通常双阱,CMOS,工艺采用的原始材料是在,N,+,或,P,+,衬底上外延一层轻掺杂的外延层，然后用离子注入的方法同时制作,N,阱和,P,阱。,双阱,CMOS,工艺,使用双阱工艺不但可以,提高器件密度,，还可以有效的控制寄生晶体管的影响，抑制闩锁现象。,N,阱,CMOS,工艺的后道工序（,1,）,制备金属硅化物,（,a,） 氧化物侧墙 ；（,b,）硅化物,在多晶硅上覆盖一层难熔金属薄膜，实际工艺中，为了降低源,/,漏区的薄层电阻，在,S/D,区、衬底接触孔以及,N,阱接触孔也覆盖一薄层难熔金属薄膜。,N,阱,CMOS,工艺的后道工序（,3,）,在多晶硅和有源区上做接触窗口,接触孔和金属制造,用,CVD,方法在硅表面上先覆盖一层相对比较厚的氧化层，然后用接触掩模版进行光刻，用等离子体刻蚀来形成接触孔。,N,阱,CMOS,工艺的后道工序（,3,）,用同样的方式加入更多的金属层。,接触孔和金属制造,N,阱,CMOS,工艺的后道工序（,4,）,在所有的金属层形成之后，整个芯片表面被覆盖一层钝化介质层，以避免在后续的机械加工和切片时损伤表面。氮化硅是最常用的钝化介质层。最后，用钝化掩模版进行光刻工序后，仅在压焊点上方的钝化层刻出窗口，用于芯片与外部环境的连接,。,接触孔（,contact,）和通孔,接触孔（,contact,）：实现金属与有源区和多晶硅层连接。,通孔（,via,） ：金属层之间的接触窗口。,接触孔说明：,如果接触孔的面积很大，通常情况下把其分成很多小的窗口，而不是用一个大的窗口。出于可靠性的考虑，每个接触孔或通孔的尺寸都是固定的，由设计规则决定，版图设计人员不能增加或减小其尺寸。,金属大面积与有源、区连接会发生一个有趣的现象，叫,“,接触穿刺,”,。这时，金属可能会吃掉和透过掺杂区，最终穿过,PN,结到达衬底将二极管短路。,接触孔说明：,(a),大的接触孔的穿剌；,(b),避免穿刺的小接触孔,3.3,互连,通过接触孔和互连材料将各个独立的器件连接起来。,铝是最常用的金属互连引线材料，因为铝具有电阻率较低，有很好的粘附特性并且很容易做成图案形状。但是铝存在一个“电迁移”问题，即高电流密度会使铝原子在互连线中发生迁移，铝原子迁移后留下的空位（在器件工作几年后）最终造成连线断开。,3.4,工艺改进,轻掺杂漏区,MOS,管通过提供轻掺杂的漏区源区结构来降低沟道区的电场强度，以抑制短沟道器件的热电子效应，从而提高管子的可靠性。,LDD,结构的剖面图,（,2,）浅沟槽隔离,(STI),沟槽隔离是一种器件隔离技术，基本取代了局部氧化隔离工艺。首先在硅片上热生长一层氧化硅，并用,CVD,淀积一层氮化硅，通过光刻定义出隔离槽的位置，然后用反应离子刻蚀技术刻蚀出比较深的隔离槽，并在隔离槽壁上热生长一层氧化硅，用,CVD,氧化硅或多晶硅回填隔离槽。,工艺改进（,3,）,用铜代替铝作为互连材料,大马士革镶嵌工艺形成铜图案,（,a,）氧化层图案（,b,）铜淀积（,c,）平面化后,3.5,无源器件,3.5.1,电阻,3.5.2,电容,3.5.3,电感,3.5.1,电阻,集成电路（,ic,）中了许多类型的材料，如多晶硅、氧化层和,CMOS,晶体管有关的各种扩散层、金属层等。常用的电阻材料是多晶硅。,L,W,3.5.1,电阻,方块电阻,200,200,200,400,3.5.1,电阻,方块电阻,200,200,200,200,200,200,200,200,200 /,对于正方形结构，,W=L,则,R=R,，因此,R,的单位为每平方欧姆。例如，若薄层电阻为,10,，则对于,W=2,m,，,L=20,m,的几何图形,其电阻,R=10X(20/2)=100,。通常，我们可以说,“,线条是,10,个方块的长度,”,也就是说，,L/W=10,R=10R,。,3.5.1,电阻,N,阱、,P+,与,N+,有源区、多晶硅和金属层都可以作为电阻，且它们的薄层电阻值也按这个顺序减小。,N,阱薄层电阻大约为,1k,且受工艺影响变化比较大。,N,阱电阻图,3.5.2,电容,（,a,）多晶硅,扩散层（,b,）多晶硅,多晶硅（,c,）金属,多晶硅,电容,互连线的平板电容和边缘电容,复杂的互连结构的电容,3.5.2,电感,无论何时，只要有电流流过导线，在导线的周围就会产生磁场，如果在导线的附近存在磁场，就会在导线内感应出电流。电流和磁场总是同时发生的。,电感存在于集成电路的任何地方，每根导线都存在电感。,集成电路中的导线存在着寄生电容、寄生电感和寄生电阻。他们回对高频信号产生显著的影响。,