中职 电子线路（第3版）第19章电子课件（）

,单击此处编辑母版标题样式,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,中职 电子线路（第3版）第19章电子课件 （高教版）,第,19,章 时序逻辑电路,19.2,寄存器,19.3,计数器,19.1,时序逻辑电路的概述,19.4,集成计数器应用与实验,19.1,时序逻辑电路的概述,1.,时序电路的特点,时序逻辑电路,任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关,。,时序电路的特点：（,1,）含有记忆元件（最常用的是触发器）。,（,2,）,具有反馈通道。,2.,时序电路的组成,3.,时序电路的分类,时序电路的分类有多种，但主要是按照其存储电路中各触发器是否由统一时钟控制，分为同步时序电路和异步时序电路两大类型。,（,1,）同步时序电路,若时序电路中存储电路各触发器状态的更新是在同一时钟脉冲的特定时刻（如上升沿或下降沿）同步进行的，这样的时序电路就被称为同步时序电路。,（,2,）异步时序电路,若时序电路中存储电路各触发器的状态更新不受时钟脉冲的统一控制，而是在不同时刻分别进行的，或者没有时钟脉冲，这样的时序电路就被称为异步时序电路。,数字电路中的数码寄存器、计数器、存储器等都是时序电路的基本单元电路。,19.2,寄存器,集成数码寄存器,74LSl75,：,19.2.1,数码寄存器,数码寄存器,存储二进制数码的时序电路组件,74,LS,175,的功能,:,R,D,是异步清零控制端。,D,0,D,3,是并行数据输入端，,CP,为时钟脉冲端。,Q,0,Q,3,是并行数据输出端。,0,1,1,1,R,D,清零,1,0,CP,时钟,d,0,d,1,d,2,d,3,D,0,D,1,D,2,D,3,输 入,0 0 0 0,d,0,d,1,d,2,d,3,保 持,保 持,Q,0,Q,1,Q,2,Q,3,输 出,工作模式,异步清零,数码寄存,数据保持,数据保持,74,LS,175,的功能表,19.2.2,移位寄存器,移位寄存器,不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动,1,位。,1,单向移位寄存器,（,1,）右移寄存器（,D,触发器组成的,4,位右移寄存器）,右移寄存器的结构特点：,左边触发器的输出端接右邻触发器的输入端。,移位脉冲,输入数码,输 出,CP,D,I,Q,0,Q,1,Q,2,Q,3,0,0 0 0 0,设移位寄存器的初始状态为,0000,，串行输入数码,D,I,=1101,，从高位到低位依次输入。其,状态表如下：,1,1,1 0 0 0,1 1 0 0,1,2,0,3,0 1 1 0,1,4,1 0 1 1,右移寄存器的时序图：,由于右移寄存器移位的方向为,D,I,Q,0,Q,1,Q,2,Q,3,，所以又称,上移寄存器,。,在,4,个,CP,作用下，输入的,4,位串行数码,1101,全部存入了寄存器中。,这种方式称为,串行输入方式,。,移位脉冲,输入数码,输 出,CP,D,I,Q,0,Q,1,Q,2,Q,3,0,1,2,3,4,1,1,0,1,0 0 0 0,1 0 0 0,1 1 0 0,0 1 1 0,1 0 1 1,（,2,）左移寄存器,2,双向移位寄存器,将右移寄存器和左移寄存器组合起来，并引入一控制端,S,便构成既可左移又可右移的双向移位寄存器。,左移寄存器的结构特点：,右边触发器的输出端接左邻触发器的输入端。,当,S,=1,时，,D,0,=,D,S,R,、,D,1,=,Q,0,、,D,2,=,Q,1,、,D,3,=,Q,2,，实现右移操作；,其中，,D,SR,为右移串行输入端，,D,SL,为左移串行输入端。,当,S,=0,时，,D,0,=,Q,1,、,D,1,=,Q,2,、,D,2,=,Q,3,、,D,3,=,D,SL,，实现左移操作。,D,触发器组成的双向移位寄存器：,3.,集成移位寄存器,74194,74194,为四位双向移位寄存器,。,Q,0,和,Q,3,分别是左移和右移时的串行输出端，,Q,0,、,Q,1,、,Q,2,和,Q,3,为并行输出端。,D,SL,和,D,SR,分别是左移和右移串行输入。,D,0,、,D,1,、,D,2,和,D,3,是并行输入端。,74194,的功能表,输 入,输 出,工作模式,清零,控 制,串行输入,时钟,并行输入,R,D,S,1,S,0,D,SL,D,SR,CP,D,0,D,1,D,2,D,3,Q,0,Q,1,Q,2,Q,3,0,0 0 0 0,异步清零,1,0 0,Q,0,n,Q,1,n,Q,2,n,Q,3,n,保 持,1,1,0 1,0 1,1,0,1,Q,0,n,Q,1,n,Q,2,n,0,Q,0,n,Q,1,n,Q,2,n,右 移,1,1,1 0,1 0,1 ,0 ,Q,1,n,Q,2,n,Q,3,n,1,Q,1,n,Q,2,n,Q,3,n,0,左 移,1,1 1,D,0,D,1,D,2,D,3,D,0,D,1,D,2,D,3,并行置数,4,、移位寄存器构成的移位型计数器,(1),环形计数器,环形计数器的特点：,电路简单，,N,位移位寄存器可以计,N,个数，实现模,N,计数器。状态为,1,的输出端的序号等于计数脉冲的个数，通常不需要译码电路。,(2),扭环形计数器,为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。,一般来说，,N,位移位寄存器可以组成模,2,N,的扭环形计数器，只需将末级输出反相后，接到串行输入端。,计数器,用以统计输入脉冲,CP,个数的电路,。,19.3,计数器,计数器的分类：,（,2,）按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。,（,1,）按计数进制可分为二进制计数器和非二进制计数器。,非二进制计数器中最典型的是十进制计数器。,（,3,）按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。,19.3.1,二进制计数器,1,二进制异步计数器,（,1,）二进制异步加法计数器（,4,位）,工作原理：,4,个,JK,触发器都接成,T,触发器。,每当,Q,2,由,1,变,0,，,FF,3,向相反的状态翻转一次。,每来一个,CP,的下降沿时，,FF,0,向相反的状态翻转一次；,每当,Q,0,由,1,变,0,，,FF,1,向相反的状态翻转一次；,每当,Q,1,由,1,变,0,，,FF,2,向相反的状态翻转一次；,用“观察法”作出该电路的时序波形图和状态图。,由时序图可以看出，,Q,0,、,Q,l,、,Q,2,、,Q,3,的周期分别是计数脉冲,(,CP,),周期的,2,倍、,4,倍、,8,倍、,16,倍，因而计数器也可作为分频器。,（,2,）二进制异步减法计数器,用,4,个上升沿触发的,D,触发器组成的,4,位异步二进制减法计数器。,工作原理：,D,触发器也都接成,T,触发器。,由于是上升沿触发，则应将低位触发器的,Q,端与相邻高位触发器的时钟脉冲输入端相连，即从,Q,端取借位信号。,它也同样具有分频作用。,二进制异步减法计数器的,时序波形图和状态图。,在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。,为了提高计数速度，可采用同步计数器。,2,二进制同步计数器,（,1,）二进制同步加法计数器,由于该计数器的翻转规律性较强，只需用,“,观察法,”,就可设计出电路：,因为是,“,同步,”,方式，,所以将所有触发器的,CP,端连在一起，接计,数脉冲。,然后分析状态图，,选择适当的,JK,信号。,计数脉冲序号,电 路 状 态,等效十进制数,Q,3,Q,2,Q,1,Q,0,0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,1 1 0 1,1 1 1 0,1 1 1 1,0 0 0 0,0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,0,4,位二进制同步加法计数器,74161,异步清零。,74161,具有以下功能：,计数。,同步并行预置数。,RCO,为进位输出端。,保持。,0,1,1,1,1,R,D,清零,0,1,1,1,L,D,预置,0 ,0,1 1,EP ET,使能,CP,时钟,d,3,d,2,d,1,d,0,D,3,D,2,D,1,D,0,预置数据输入,0 0 0 0,d,3,d,2,d,1,d,0,保 持,保 持,计 数,Q,3,Q,2,Q,1,Q,0,输出,工作模式,异步清零,同步置数,数据保持,数据保持,加法计数,74161,的功能表,（,2,）,4,位二进制同步可逆计数器,74191,0,1,1,1,L,D,预置,1,0,0,EN,使能,0,1,D/U,加,/,减控制,CP,时钟,d,3,d,2,d,1,d,0,D,3,D,2,D,1,D,0,预置数据输入,d,3,d,2,d,1,d,0,保 持,计 数,计 数,Q,3,Q,2,Q,1,Q,0,输 出,工作模式,异步置数,数据保持,加法计数,减法计数,74191,的功能表,19.3.2,十进制计数器,N,进制计数器又称模,N,计数器。,当,N,=2,n,时，就是前面讨论的,n,位二进制计数器；,当,N,2,n,时，为非二进制计数器。非二进制计数器中最常用的是十进制计数器。,集成十进制计数器举例,（,1,）,8421,BCD,码同步加法计数器,74160,0,1,1,1,1,R,D,清零,0,1,1,1,L,D,预置,0 ,0,1 1,EP ET,使能,CP,时钟,d,3,d,2,d,1,d,0,D,3,D,2,D,1,D,0,预置数据输入,0 0 0 0,d,3,d,2,d,1,d,0,保 持,保 持,十进制计 数,Q,3,Q,2,Q,1,Q,0,输出,工作模式,异步清零,同步置数,数据保持,数据保持,加法计数,74160,的功能表,（,2,）二,五,十进制异步加法计数器,74290,二进制计数器的时钟输入端为,CP,1,，输出端为,Q,0,；,五进制计数器的时钟输入端为,CP,2,，输出端为,Q,1,、,Q,2,、,Q,3,。,74290,包含一个独立的,1,位二进制计数器和一个独立的五进制计数器。,如果将,Q,0,与,CP,2,相连，,CP,1,作时钟输入端，,Q,0,Q,3,作输出端，则为,8421,BCD,码十进制计数器。,如果将,Q,3,与,CP,0,相连，,CP,2,作时钟输入端，从高位到低位的输出为,Q,0,Q,3,Q,2,Q,1,时，则构成,5421BCD,码十进制计数器。,74290,的功能：,异步