数字电路3集成逻辑门电路学习教案

会计学1数字电路数字电路3集成集成(j chn)逻辑门电路逻辑门电路第一页，共56页。JHRABCABCF与门非门与非门第二节第二节TTL与非门与非门目前国产的目前国产的TTL电路电路(dinl)有有CT54/74、CT54/74H、CT54/74S、CT54/74LS等四在系等四在系列。国产列。国产CT系列对应于国际上系列对应于国际上SN系列，系列，如如CT74LS160CJ对应对应SN74LS160CJ。一、一、TTL与非门符号含义与非门符号含义第3页/共56页第2页/共56页第二页，共56页。JHR第4页/共56页第3页/共56页第三页，共56页。JHR二、TTL数字集成电路(jchng-dinl)的分类与特点1.74系列这是时期的产品，现仍在使用，但正逐渐被淘汰。2.74H系列这是74系列的改进型，属于高速TTL产品。其“与非门”的平均传输时间达10ns左右，但电路的静态功耗较大，目前该系列产品使用越来越少，逐渐被淘汰。第5页/共56页第4页/共56页第四页，共56页。JHR3.74S系列这是TTL的高速型肖特基系列。在该系列中，采用了抗饱和肖特基二极管，速度较高，但品种较少。4.74LS系列这是当前TTL类型中的主要产品系列。品种和生产厂家都非常多。性能价格比比较高，目前在中小规模电路中应用(yngyng)非常普遍。第6页/共56页第5页/共56页第五页，共56页。JHR5.74ALS系列这是“先进的低功耗肖特基”系列。属于74LS系列的后继产品，速度（典型值为4ns）、功耗（典型值为1mW）等都有较大的改进，但价格比较高。6.74AS系列这是74S系列的后继产品，尤其(yuq)速度（典型值为1.5ns）有明显的提高，又称“先进超高速肖特基”系列。总之，TTL系列产品向着低功耗、高速度方向发展。其主要特点为：第7页/共56页第6页/共56页第六页，共56页。JHR不同系列同型号器件管脚排列完全兼容。参数稳定(wndng)，使用可靠。噪声容限高达数百毫伏。输入端一般有钳位二极管，减少了反射干扰的影响。输出电阻低，带容性能力强。采用5V电源供电。二、电路组成1.典型(dinxng)的TTL与非门电路结构第8页/共56页第7页/共56页第七页，共56页。JHR输入(shr)级中间(zhngjin)倒相级输出(shch)级第9页/共56页第8页/共56页第八页，共56页。JHR输入(shr)级中间(zhngjin)倒相级输出(shch)级第10页/共56页第9页/共56页第九页，共56页。JHR该电路解为三个部分：输入级、中间倒相级、输出级。（1）输入级：由多发射极三极管T1和电阻R1构成。其等效电路如图所示。T1管有两个作用：实现逻辑“与”的功能；T1管由饱和变为截止的过程中，其基区存储电荷，可通过T1管的集电极电流iC加速(ji s)消散，使电路工作速度有较大的提高。 第11页/共56页第10页/共56页第十页，共56页。JHR（2）输出级：三极管T4、二极管D和三极管T3构成推拉式输出电路(dinl)。T3管饱和导通时，T4和D截止；T3管截止时，T4、D导通，第12页/共56页第11页/共56页第十一页，共56页。JHR使整个电路输出阻抗降低，既可提高电路的负载能力，又可改善输出电压波形，使工作速度提高。（3）中间倒相级：T2三极管的集电和发射极输出倒相电压（即电压升降互反），以满足输出级互补工作的要求。该级电路对门的负载能力及工作速度均有较大影响。二、功能分析1.输入(shr)全接高电平（3.6V）或悬空TTL与非门的工作状态如图等效电路。第13页/共56页第12页/共56页第十二页，共56页。JHR电源VCC通过R1和T1的集电结向三极管T2和T3提供基极电流，在参数(cnsh)设计上使T2和T3管能饱和导通。因此T2管集电极电位VC2为：VC2VBE3VCE20.70.31V三极管T4和D必然是截止的，Z输出低电平VL0.3V。此时，T1管基极电位为VB1VBC1VBE2VBE30.70.70.32.1VT1管的发射极电压第14页/共56页第13页/共56页第十三页，共56页。JHR第15页/共56页第14页/共56页第十四页，共56页。JHRVBE12.13.61.5V0因此，T1管发射结处于(chy)反向偏置，而集电结处于(chy)正向偏置，所以，T1管处于(chy)发射结和集电结倒置使用放大状态。TTL的输出电压为V0L0.3V（低电平）2.输入端中有的接低电平（0.3V）TTL与非门的工作状态如图等效电路。第16页/共56页第15页/共56页第十五页，共56页。JHR第17页/共56页第16页/共56页第十六页，共56页。JHR设VT1C3.6V，VT1AVT1B0.3V。此时，T1管VBEC发射结优先导通，T1基极电压(diny)VB1被钳位在：VB1VAVBEC0.30.71V该电压(diny)不足以使T2、T3导通，使T2和T3同时截止。T2管基极电位：VB2VB1VBC110.70.4V正5V电源通过R2向T4管提供基极电流，使T4和D均导通状态，由于R2上流过的电流只有而iL在毫安级以下，因此R2上的压降可忽略，输出电压(diny)为：1Li第18页/共56页第17页/共56页第十七页，共56页。JHRV0HVCCVBE4VD50.70.73.6V（高电平）由上述分析(fnx)可知TTL电路输入输出电位关系为：“全高出低，有低出高”按照正逻辑关系称为“全1出0，有0出1”，因此其逻辑表达式为逻辑(lu j)真值表CBAZCBAZ第19页/共56页第18页/共56页第十八页，共56页。JHR这是一个正逻辑“与非门”。应注意(zh y)的是，在TTL与非门电路中，输入端悬空，相当于接高电平。第20页/共56页第19页/共56页第十九页，共56页。JHR三、特性(txng)及主要参数1.电压传输特性(txng)V0f （vI）（2）电压传输(chun sh)特性（1）测试(csh)电路第21页/共56页第20页/共56页第二十页，共56页。JHR2.主要参数（1）输出高电平VH和输出低电平VL它说明逻辑门在理想情况下表示正逻辑“1”电平的电压值VH和表示正逻辑“0”电平的电压值VL。两者之差VmVHVL表示逻辑摆幅。一般74系列TTL与非门的高电平标称值VH3.6V；低电平标称值VL0.3V；逻辑摆幅V3.3V。（2）开门电平VON、关门(gunmn)电平VOFF以及输入信号噪声容限VNL和VNH第22页/共56页第21页/共56页第二十一页，共56页。JHR其定义如下：VON开门电平，当输出电压V0VL时，所对应的输入电压VI的最小值为逻辑门的开门电平。VOFF关门(gunmn)电平，当输出电压VO0.9VH时，所对应的输入电压VI的最大值称为逻辑门的关门(gunmn)电压。一般产品的值：VON0.3VVOFF0.8V VNL输入低电平时的噪声容限VNLVOFFVILVOFFVL第23页/共56页第22页/共56页第二十二页，共56页。JHRVNH输入(shr)高电平时的噪声容限VNHVIHVONVHVON典型TTL值为：VNL0.5VVNH1.8V（3）输入(shr)低电平电流IIL和输入(shr)高电平电流IIH第24页/共56页第23页/共56页第二十三页，共56页。JHR第25页/共56页第24页/共56页第二十四页，共56页。JHR（灌电流）mAKVVVIIL143 . 07 . 05IIH70A（拉电流(dinli)）（4）扇入数NI和扇出数NO扇入数和扇出数是门电路之间能相互联结个数的指标。扇入数NI是一个门电路允许的输入端数目。一般的门电路的扇入数NI15最多不超过8。扇出数NO是一个门电路的输出(shch)端所能连接的下一级门电路输入端的个数。（也称负载能力），一般门电路为8。功率驱动门也可达25。第26页/共56页第25页/共56页第二十五页，共56页。JHR第27页/共56页第26页/共56页第二十六页，共56页。JHR第三节其他功能的第三节其他功能的TTL门电路门电路1960年，美国三家大公司德克萨公司、仙童年，美国三家大公司德克萨公司、仙童公司和西渥公司都研制成电阻晶体管逻辑电路公司和西渥公司都研制成电阻晶体管逻辑电路(lu j din l)（简称（简称RTL电路）。电路）。1962年，美国西格尼蒂克斯公司研制出了性能比年，美国西格尼蒂克斯公司研制出了性能比RTL电路更优良的二极管晶体管逻辑电路电路更优良的二极管晶体管逻辑电路(lu j din l)（简称（简称DTL电路）电路）1964年，美国仙童公司设计出比西格尼蒂克斯公年，美国仙童公司设计出比西格尼蒂克斯公司的产品抗干扰性能更为优越的司的产品抗干扰性能更为优越的930系列系列DTL电路。电路。第28页/共56页第27页/共56页第二十七页，共56页。JHR 19641965年，中国也研制成功了DTL电路。1962年，美国德克萨斯公司(n s)首创5400系列中速晶体管晶体管（简称TTL电路），随后又生产了供民用的7400系列中速TTL电路。19651966年，中国也开始生产TTL电路。第29页/共56页第28页/共56页第二十八页，共56页。JHR一、常用(chn yn)TTL门电路芯片VCCGNDTL7400四个两输入(shr)与非门集成电路T第30页/共56页第29页/共56页第二十九页，共56页。JHRTTL7420两个(lin )四输入与非门集成电路GNDVCCNC第31页/共56页第30页/共56页第三十页，共56页。JHR7404六反相器非门GNDVCC第32页/共56页第31页/共56页第三十一页，共56页。JHR二、两种特殊的门电路1.集电极开路(kil)与非门（OC门）OC门是（Open Collector Gate）缩写，它是种计算机常用的特殊门。输出(shch)端接地输出(shch)端与电源短接大电流大电流第33页/共56页第32页/共56页第三十二页，共56页。JHR（2）TTLOC门电路形式(xngsh)新标准(biozhn)符号第34页/共56页第33页/共56页第三十三页，共56页。JHR（3）OC门的工作(gngzu)原理第35页/共56页第34页/共56页第三十四页，共56页。JHROC门也具有与非逻辑(lu j)功能，只是它的输出端必须外接上拉电阻RP及外接电源EP。当输入A、B、C全高电平（3.6V）时，三极管T2、T3均饱和导通，输出端L为低电平（0.3V）。当输入A、B、C中有低电平（0.3V）时，T1管特殊深饱和，VC10.30.10.4V，三极管T2、T3均截止，输出端L为高电平EP。因此仍有“全高出低，有低出高”的输入、输出关系，是一个正逻辑(lu j)的与非门。第36页/共56页第35页/共56页第三十五页，共56页。JHR（4）OC门的应用OC门在计算机中应用很广，主要用来实现“线与”逻辑、逻辑电平的转换及总线(zn xin)传输。1）实现“线与”逻辑第37页/共56页第36页/共56页第三十六页，共56页。JHR2）实现逻辑电平的转换，可作为接口(ji ku)电路VH3.6VVL0.3VVL0.3VVH10VCOMS反相器TTLOC门门第38页/共56页第37页/共56页第三十七页，共56页。JHR继电接触器驱动发光二极管的接口(ji ku)电路驱动(q dn)感性负载的接口电路第39页/共56页第38页/共56页第三十八页，共56页。JHR3）实现(shxin)“总线”（BUS）传输总线总线(zn xin)BUS用OC门实现(shxin)总线传输第40页/共56页第39页/共56页第三十九页，共56页。JHR将多个OC与非门按如图形式连接(linji)，当某一个门的选通输入E为“1”，其它门的选通输入均为“0”时，该OC门就被选通，其数据输入信号D便经此门送上总线（BUS）。为保证数据传送的可靠性，任何时侯只允许一个门被选通，即只允许一个门挂在数据总线上，因为若多个门被选通，这些OC门的输出会构成“线与”，使数据传送出错。 第41页/共56页第40页/共56页第四十页，共56页。JHR【例题】利用两OC门与非门G1，G2并联驱动3输入与非门电路如图所示。为保证电路正常工作(gngzu)，求RP值。已知：OC门截止时的漏电流IOH200A，导通时的灌电流为IOL16mA，负载(fzi)门G3，G4，G5的IIH40A，IIS1mA，VIHmin2.7V，VILmax0.5V，VCC5V。第42页/共56页第41页/共56页第四十一页，共56页。JHR例题(lt)图第43页/共56页第42页/共56页第四十二页，共56页。JHR解当两个OC门均输出高电平时，电阻(dinz)RP上的压降最小，流过它的电流IL也最小，为OC门漏电流与下一级门漏电流的和。如图（a）所示。第44页/共56页第43页/共56页第四十三页，共56页。JHR所以有：IL2IOH33IIH20.2mA330.04mA0.76mA为满足OC门输出(shch)（即负载门输入）高电平VIHmin2.7V，应使：minmaxIHCCPLVVRI所以(suy)kIVVRLIHCCP03. 31076. 07 . 253minmax第45页/共56页第44页/共56页第四十四页，共56页。JHR当OC门G1输出(shch)低电平，OC门G2输出(shch)高电平时，每个负载门的IIS都将灌入输出(shch)为低电平的OC门G1，如图（b）所示。第46页/共56页第45页/共56页第四十五页，共56页。JHR所以ILIOL3IIS16mA31mA13mA为满足OC门输出（即负载(fzi)门输入）低电平VILmax0.5V，应使：maxminILCCPLVVRI34610135 . 053maxminLILCCPIVVR电阻(dinz)RP的取值应满足：RPminRPRLmax 即346RP3.03k第47页/共56页第46页/共56页第四十六页，共56页。JHR2.三态输出门（TS门）TS门是Three State Gate的缩写，它也是计算机中广泛(gungfn)使用的特殊门电路。三态门在工作状态下，输出可为逻辑“1”和逻辑“0”。在禁止态下，输出高阻抗表示(biosh)输出端悬浮，此时该门电路与其它门电路无关。第48页/共56页第47页/共56页第四十七页，共56页。JHR（1）电路(dinl)形式第49页/共56页第48页/共56页第四十八页，共56页。JHR控制(kngzh)端新标准(biozhn)符号（2）工作原理当控制端E/D“0”时，T6三极管截止(jizh)，T5、T6、D2构成的电路对由T1、T2、T3、T4、D1构成的基本TTL与非门无影响，因此输出BAL该门电路处于工作态；第50页/共56页第49页/共56页第四十九页，共56页。JHR当控制端E/D“1”时，T6饱和导通，VC60.3V，相当于在基本与非门一个输入端加上低电平，因此(ync)T2、T3管截止，同时D2管导通，使T2集电极电位VC2箝位在1V。即VC2VCE6VD20.30.71V使T4、D1无导通的可能。此时的L处于高阻悬浮状态，称三态门的禁止态。第51页/共56页第50页/共56页第五十页，共56页。JHR三态门与非门真值表第52页/共56页第51页/共56页第五十一页，共56页。JHR在三态门逻辑符号(fho)中，应注意：E/D“1”高阻态E/D“0”E/D“0”高阻态E/D“1”E/D“0”高阻态E/D“1”BALBALBAL第53页/共56页第52页/共56页第五十二页，共56页。JHR（3）三态门的应用三态门在计算机中常(zhngchng)用于总线传输，实现分时传递信号。第54页/共56页第53页/共56页第五十三页，共56页。JHR如上图所示三态门构成数据总线，当某个三态门的控制(kngzh)端E/D为“0”、其余控制(kngzh)端均为“1”时，该三态门处于工作态，它的输出为，其余输出均为高阻悬浮，这样，数据信号D便被反相送上总线。利用(lyng)三态门双向传递信号iD第55页/共56页第54页/共56页第五十四页，共56页。JHR第56页/共56页第55页/共56页第五十五页，共56页。JHR感谢您的观看感谢您的观看(gunkn)！第56页/共56页第五十六页，共56页。