PCB电路设计与制作工艺

毕业设计报告（论文）报告（论文）题目：PCB 电路设计与制作工艺 作者所在系部： 电子工程系 作者所在专业： 应用电子技术 作者所在班级： 10211 作 者 姓 名 ： 张晨曦 作 者 学 号 ： 20103021121 指导教师姓名： 许振忠 完 成 时 间 ： 2013 年 6 月 10 日 北华航天工业学院教务处制北华航天工业学院电子工程系毕业设计（论文）任务书姓姓 名：名：张晨曦专专 业：业：应用电子技术班班 级：级：10211学号：学号：20103021121指导教师：指导教师：许振忠职职 称：称：讲师完成时间：完成时间：2013 年 6 月 10 日毕业设计（论文）题目：毕业设计（论文）题目：PCB 电路设计与制作工艺设计目标：设计目标：1.能够完成常见电路设计 2.能够掌握 PCB 设计知识在实践当中的具体应用 3.了解 PCB 制作的工艺流程技术要求技术要求：1.熟练掌握 Allegro 软件的基本知识及操作方法 2.掌握 PCBlayout 的基本原则 3.掌握 PCB 制作工艺的基本流程所需仪器设备：所需仪器设备：计算机一台、Allegro 软件成果验收形式：成果验收形式：毕业论文参考文献：参考文献：Cadence 系统级封装设计-Allegro Sip/APD 设计指南电子系统设计Cadence 印刷电路板设计Allegro PCB Editor 设计指南15 周-6 周立题论证39 周-13 周实际操作时间时间安排安排27 周-8 周方案设计414 周-16 周成果验收指导教师指导教师： 教研室主任教研室主任： 系主任系主任：北华航天工业学院毕业论文I摘 要本论文以 PCB 基本知识为基础，以 allegro 软件平台作为载体，讨论研究了 PCB 实际设计过程中常见电路的设计，并以 DDR3 为实例，讨论了 PCB 设计知识在实践当中的应用。PCB（Printed Circuit Board） ，中文名称为印制线路板，简称印制板，是电子工业的重要部件之一。印制电路板的创造者是奥地利人保罗爱斯勒（Paul Eisler） ，1936年，他首先在收音机里采用了印刷电路板。1943 年，美国人多将该技术运用于军用收音机，1948 年，美国正式认可此发明可用于商业用途。自 20 世纪 50 年代中期起，印刷线路板才开始被广泛运用。综述国内外对未来印制板生产制造技术发展动向的论述基本是一致的，即向高密度，高精度，细孔径，细导线，细间距，高可靠，多层化，高速传输，轻量，薄型方向发展，在生产上同时向提高生产率，降低成本，减少污染，适应多品种、小批量生产方向发展。印制电路的技术发展水平，一般以印制板上的线宽，孔径，板厚/孔径比值为代表.关键词 Allegro，PCB 设计，PCB 制作工艺，北华航天工业学院毕业论文2目 录第一章：PCB 概述： .61.1.PCB 简介及历史： .61.2.PCB 设计 .81.3.PCB 的分类 .81.4.PCB 产业链 .81.4.1 玻纤布： .91.4.2 铜箔： .91.4.3 覆铜板： .91.5.国际 PCB 行业发展状况.101.6.国内 PCB 行业发展状况.101.7.行业总评.10第二章：ALLEGRO SPB 及相关 PCB 设计平台简介 .112.1.ALLEGRO简介.112.2.其他 PCB 设计软件简介：.12第三章：PCB 封装及基本概念 .123.1.PCB 常见封装 .123.1.1.(DIP)直插 .133.1.2.(BGA)球栅阵列封装 .133.1.3.(SOP)小外形封装 .143.1.4.(QFP)四侧引脚扁平封装 .143.1.5.(QFN) 方形扁平无引脚封装 .153.1.6.(SOT)小外形晶体管封装 .153.1.7.(SIP)系统级封装 .163.2.设计基本概念.163.2.1(Differengtial Signal)差分信号 .163.2.2(microstrip）微带线 .173.2.3 (stripline/double stripline）带状线 .173.2.43W 规则 .173.2.520H 规则 .173.2.6(impedance)阻抗 .183.2.7(Si)信号完整性 .183.2.8 （EMI）电磁干扰 .183.2.9(Analog Data）模拟数据 .183.2.10 (Digital Data)数字数据 .193.2.11(DRC)设计规则检测 .193.2.12(DFA)装配设计 .203.2.13(TP)测试点 .203.2.14Gerber 文件 .20第四章：层叠设计与阻抗控制 .21北华航天工业学院毕业论文34.1.PCB 层的构成 .214.2.合理的 PCB 层数选择.214.3.层叠设计的基本原则.21第五章：PCB 布线基本原则 .225.1.布线概述.225.2.布线中电器特性要求.225.2.1.阻抗控制和阻抗连续性 .225.2.2.串扰或者 EMC 等其他干扰的控制要求： .225.3.拓扑结构和时序要求.235.4.电源以及功率信号的布线要求.235.5.布线中散热考虑.235.6.布线其他总结.24第六章：常见 PCB 电路设计 .246.1.无源晶体.246.2.有源晶振.246.3.时钟驱动：.256.4.网口电路.266.5 光口电路 .266.6.DC/DC 电路（LDO） .276.7.音频接口电路.276.8.VGA 接口电路 .276.9.JTAG 电路 .286.10.USB 接口电路 .28第七章：DDR3 的 PCB 设计实例 .297.1.DDR3 概述 .297.1.1FLY-BY 设计 .297.2.2.DDR3 电源设计 .297.2.3.突发长度（Burst Length，BL）： .297.2.4 DDR3 新增的重置（Reset）功能： .307.2.5.DDR3 新增 ZQ 校准功能： .307.2.DDR3 走线注意事项 .307.2.1.走线分组 .307.2.2.等长规则 .317.3.电源.327. 4其他总结.32第八章：PCB 制作工艺 .338.1 PCB 的分类 .338.2 PCB 制作的准备 .368.2.1. 基板 .368.2.2. 铜箔 .378.2.3. PP .37北华航天工业学院毕业论文48.2.4. 干膜 .378.2.5. 防焊漆 .388.2.6. 底片 .388.3PCB 流程制作 .388.3.1.PCB 的层别 .388.3.2.内层板生产步骤 .39第九章：多层板成型段 .429.1.内层线路板压合.429.1.1.棕化（黑化） .429.1.2.铆合 (预迭) .439.1.3.迭板 .439.1.4.压合 .439.1.5.后处理 .449.2 内层线路板钻孔 .449.3.内层线路板镀铜.459.3.1.化学沉铜(PTH) .459.3.2.电镀 .469.4外层线路板成型.469.4.1.前处理 .469.4.2.压膜 .469.4.3.曝光(Exposure) .479.4.4.显影 (Developing) .47第十章多层板后续流程 .4810.1.防焊.4810.2.印文字.4810.3.加工.4910.4.成型.50致 谢 .51参考文献 .53北华航天工业学院毕业论文5PCB 电路设计与制作工艺第一章 PCB 概述1.1PCB 简介及历史PCB 就是印刷电路板（Printed circuit board，PCB 板）,简单的说就是置有集成电路和其他电子组件的薄板。它几乎会出现在每一种电子设备当中。印制电路板的发明者是奥地利人保罗爱斯勒（PaulEisler） ，他于 1936 年在一个收音机装置内采用了印刷电路板。1943 年，美国人将该技术大量使用于军用收音机内。1948 年，美国正式认可这个发明用于商业用途。自 20 世纪 50 年代中期起，印刷电路版技术才开始被广泛采用。在印制电路板出现之前，电子元器件之间的互连都是依靠电线直接连接实现的。而现在，电路面板只是作为有效的实验工具而存在；印刷电路板在电子工业中已经占据了绝对统治的地位。据 Time magazine 最近报道，中国和印度属于全球污染最严重的国家。为保护环境，中国政府已经在严格制定和执行有关污染整治条理，并波及到 PCB 产业。许多城镇正不再允许扩张及建造 PCB 新厂，例如：深圳。而东莞已经专门指定四个城镇作为“污染产业”生产基地，禁止在划定的区域之外再建造新厂。如果在某样设备中有电子零件，它们都是镶在大小各异的 PCB 上的。除了固定各种小零件外，PCB 的主要功能是提供上头各项零件的相互电气连接。随着电子设备越来越复杂，需要的零件自然越来越多，PCB 上头的线路与零件也越来越密集了。裸板（上头没有零件）也常被称为印刷线路板 Printed Wiring Board（PWB）。板子本身的基板是由绝缘隔热、并不易弯曲的材质所制作成。在表面可以看到的细小线路材料是铜箔，原本铜箔是覆盖在整个板子上的，而在制造过程中部份被蚀刻处理掉，留下来的部份就变成网状的细小线路了。这些线路被称作导线（conductor pattern）或称布线，并用来提供 PCB 上零件的电路连接。通常 PCB 的颜色都是绿色或是棕色，这是阻焊漆（solder mask）的颜色。是绝缘的防护层，可以保护铜线，也可以防止零件被焊到不正确的地方。在阻焊层上还会印刷上一层丝网印刷面（silk screen） 。通常在这上面会印上文字与符号（大多是白色的） ，以标示出各零件在板子上的位置。为了将零件固定在 PCB 上面，我们将它们的接脚直接焊在布线上，在最基本的PCB（单面板）上，零件都集中在其中一面，导线则都集中在另一面这么一来我们就需要在板子上打洞，这样接脚才能穿过板子到另一面，所以零件的接脚是焊在另一面上的，北华航天工业学院毕业论文6因为如此，PCB 的正反面分别被称为零件面（Component Side）与焊接面（Solder Side） 。 如果 PCB 上头有某些零件，需要在制作完成后也可以拿掉或装回去，那么该零件安装时会用到插座（Socket） 由于插座是直接焊在板子上的，零件可以任意的拆装。 如果要将两块 PCB 相互连结，一般我们都会用到俗称金手指的边接头（edge connector） 金手指上包含了许多裸露的铜垫，这些铜垫事实上也是 PCB 布线的一部份通常连接时，我们将其中一片 PCB 上的金手指插进另一片 PCB 上合适的插槽上（一般叫做扩充槽 Slot） 在计算机中，像是显示卡，声卡或是其它类似的界面卡，都是借着金手指来与主机板连接的。 印刷电路板将零件与零件之间复杂的电路铜线，经过细致整齐的规划后，蚀刻在一块板子上，提供电子零组件在安装与互连时的主要支撑体，是所有电子产品不可或缺的基础零件。 印刷电路板以不导电材料所制成的平板，在此平板上通常都有设计预钻孔以安装芯片和其它电子组件。组件的孔有助于让预先定义在板面上印制之金属路径以电子方式连接起来，将电子组件的接脚穿过 PCB 后，再以导电性的金属焊条黏附在 PCB 上而形成电路。 依其应用领域 PCB 可分为单面板、双面板、四层板以上多层板及软板。一般而言，电子产品功能越复杂、回路距离越长、接点脚数越多，PCB 所需层数亦越多，如高阶消费性电子、信息及通讯产品等；而软板主要应用于需要弯绕的产品中：如笔记型计算机、照相机、汽车仪表等。1.2PCB 设计 印制电路板的设计是以电路原理图为根据，实现电路设计者所需要的功能。印刷电路板的设计主要指版图设计，需要考虑外部连接的布局、内部电子元件的优化布局、金属连线和通孔的优化布局、电磁保护、热耗散等各种因素。优秀的版图设计可以节约生产成本，达到良好的电路性能和散热性能。简单的版图设计可以用手工实现，复杂的版图设计需要借助计算机辅助设计（CAD）实现。1.3PCB 的分类1.根据电路层数分类：分为单面板、双面板和多层板。常见的多层板一般为 4 层板或 6 层板，复杂的多层板可达十几层。2.根据软硬进行分类：分为普通电路板和柔性电路板。北华航天工业学院毕业论文73.根据 PCB 的原材料：覆铜箔层压板是制作印制电路板的基板材料。它用作支撑各种元器件，并能实现它们之间的电气连接或电绝缘。1.4PCB 产业链 按产业链上下游来分类，可以分为原材料-覆铜板-印刷电路板-电子产品应用。 1.4.1 玻纤布：玻纤布是覆铜板的原材料之一，由玻纤纱纺织而成，约占覆铜板成本的 40%(厚板)和 25%(薄板)。玻纤纱由硅砂等原料在窑中煅烧成液态，通过极细小的合金喷嘴拉成极细玻纤，再将几百根玻纤缠绞成玻纤纱。窑的建设投资巨大，一般需上亿资金，且一旦点火必须 24 小时不间断生产，进入退出成本巨大。玻纤布制造则和织布企业类似，可以通过控制转速来控制产能及品质，且规格比较单一和稳定，自二战以来几乎没有规格上的太大变化。和 CCL 不同，玻纤布的价格受供需关系影响最大，最近几年的价格在0.50-1.00 美元/米之间波动。目前台湾和中国内地的产能占到全球的 70%左右。 1.4.2 铜箔：铜箔是占覆铜板成本比重最大的原材料，约占覆铜板成本的 30%(厚板)和 50%(薄板)，因此铜箔的涨价是覆铜板涨价的主要驱动力。铜箔的价格密切反映于铜的价格变化，但议价能力较弱，近期随着铜价的节节高涨，铜箔厂商处境艰难，不少企业被迫倒闭或被兼并，即使覆铜板厂商接受铜箔价格上涨各铜箔厂商仍然处于普遍亏损状态。由于价格缺口的出现，2006 年一季度极有可能出现又一波涨价行情，从而可能带动 CCL 价格上涨。 1.4.3 覆铜板：覆铜板是以环氧树脂等为融合剂将玻纤布和铜箔压合在一起的产物，是 PCB 的直接原材料，在经过蚀刻、电镀、多层板压合之后制成印刷电路板。覆铜板行业资金需求量不高，大约为 3000-4000 万元左右，且可随时停产或转产。在上下游产业链结构中，CCL的议价能力最强，不但能在玻纤布、铜箔等原材料采购中拥有较强的话语权，而且只要下游需求尚可，就可将成本上涨的压力转嫁下游 PCB 厂商。今年三季度，覆铜板开始提价，提价幅度在 5-8%左右，主要驱动力是反映铜箔涨价，且下游需求旺盛可以消化 CCL厂商转嫁的涨价压力。全球第二大的覆铜板厂商南亚亦于 12 月 15 日提高了产品价格，北华航天工业学院毕业论文8显示出至少 2006 年一季度 PCB 需求形式良好。 1.5 国际 PCB 行业发展状况 目前，全球 PCB 产业产值占电子元件产业总产值的四分之一以上，是各个电子元件细分产业中比重最大的产业，产业规模达 400 亿美元。同时，由于其在电子基础产业中的独特地位，已经成为当代电子元件业中最活跃的产业，2003 和 2004 年，全球 PCB 产值分别是 344 亿美元和 401 亿美元，同比增长率分别为 5.27%和 16.47%。 1.6 国内 PCB 行业发展状况 我国的 PCB 研制工作始于 1956 年，1963-1978 年，逐步扩大形成 PCB 产业。改革开放后 20 多年，由于引进国外先进技术和设备，单面板、双面板和多层板均获得快速发展，国内 PCB 产业由小到大逐步发展起来。2002 年，中国 PCB 产值超过台湾，成为第三大PCB 产出国。2003 年，PCB 产值和进出口额均超过 60 亿美元，成为世界第二大 PCB 产出国。我国 PCB 产业近年来保持着 20%左右的高速增长，并预计在 2010 年左右超过日本，成为全球 PCB 产值最大和技术发展最活跃的国家。 从产量构成来看，中国 PCB 产业的主要产品已经由单面板、双面板转向多层板，而且正在从 46 层向 68 层以上提升。随着多层板、HDI 板、柔性板的快速增长，我国的 PCB 产业结构正在逐步得到优化和改善。 然而，虽然我国 PCB 产业取得长足进步，但目前与先进国家相比还有较大差距，未来仍有很大的改进和提升空间。首先，我国进入 PCB 行业较晚，没有专门的 PCB 研发机构，在一些新型技术研发能力上与国外厂商有较大差距。其次，从产品结构上来看，仍然以中、低层板生产为主，虽然 FPC、HDI 等增长很快，但由于基数小，所占比例仍然不高。再次，我国 PCB 生产设备大部分依赖进口，部分核心原材料也只能依靠进口，产业链的不完整也阻碍了国内 PCB 系列企业的发展脚步。 1.7 行业总评 作为用途最广泛的电子元件产品，PCB 拥有强大的生命力。无论从供需关系上看还是从历史周期上判断，2006 年初是行业进入景气爬坡的阶段，下游需求的持续强劲已经逐层次拉动了 PCB 产业链上各厂商的出货情况，形成至少在 2006 年一季度“淡季不淡”的局面。将行业评级由“回避”上调到“良好” 。北华航天工业学院毕业论文9第二章 Allegro SPB 及相关 PCB 设计平台简介2.1Allegro 简介Allegro 是 Cadence 推出的先进 PCB 设计布线工具。 Allegro 提供了良好且交互的工作接口和强大完善的功能，和它前端产品 Cadence、OrCAD、Capture 的结合，为当前高速、高密度、多层的复杂 PCB 设计布线提供了最完美解决方案。Allegro 拥有完善的 Constraint 设定，用户只须按要求设定好布线规则，在布线时不违反 DRC 就可以达到布线的设计要求，从而节约了烦琐的人工检查时间，提高了工作效率！更能够定义最小线宽或线长等参数以符合当今高速电路板布线的种种需求。软件中的 Constraint Manger 提供了简洁明了的接口方便使用者设定和查看 Constraint 宣告。它与 Capture 的结合让 E.E. 电子工程师在绘制线路图时就能设定好规则数据，并能一起带到 Allegro 工作环境中，自动在摆零件及布线时依照规则处理及检查，而这些规则数据的经验值均可重复使用在相同性质的电路板设计上。Allegro 除了上述的功能外，其强大的自动推挤 push 和贴线 hug 走线以及完善的自动修线功能更是给用户提供极大的方便；强大的贴图功能，可以提供多用户同时处理一块复杂板子，从而大大地提高了工作效率。或是利用选购的切图功能将电路版切分成各个区块，让每个区块各有专职的人同时进行设计 ，达到同份图多人同时设计并能缩短时程的目的。用户在布线时做过更名、联机互换以及修改逻辑后，可以非常方便地回编到 Capture 线路图中，线路图修改后也可以非常方便地更新到 Allegro 中；用户还可以在 Capture 与 Allegro 之间对对象的互相点选及修改。对于业界所重视的铜箔的绘制和修改功能， Allegro 提供了简单方便的内层分割功能，以及能够对正负片内层的检阅。对于铺铜也可分动态铜或是静态铜，以作为铺大地或是走大电流之不同应用。动态铜的参数可以分成对所有铜、单一铜或单一对象的不同程度设定，以达到铜箔对各接点可设不同接续效果或间距值等要求，来配合因设计特性而有的特殊设定。在输出的部分，底片输出功能包含 274D 、 274X 、 Barco DPF 、 MDA 以及直接输出 ODB+ 等多样化格式数据当然还支持生产所需的 Pick & Place 、 NC Drill 和 Bare-Board Test 等等原始数据输出。Allegro 所提供的强大输入输出功能更是方便与其它相关软件的沟通，例如 ADIVA 、 UGS(Fabmaster) 、 VALOR 、Agilent ADS 或是机构的 DXF 、 IDF 。为了推广整个先进 EDA 市场 ,Allegro 提供了Cadence、OrCAD、Layout 、 PADS 、 P-CAD 等接口，让想转换 PCB Layout 软件的使用者，对于旧有的图档能顺利转换至 Allegro 中。 Allegro 有着 操作方便，接口友好，北华航天工业学院毕业论文10功能强大，整合性好 等诸多优点，是一家公司投资 EDA 软件的理想选择。2.2.其他 PCB 设计软件简介：一、国内用的比较多的是 protel，protel 99se，protel DXP，Altium，这些都是一个公司发展，不断升级的软件；当前版本是 Altium Designer 9.1 比较简单，设计比较随意，但是做复杂的 PCB 这些软件就不是很好。二、Cadende spb 软件 Cadende spb 这是 Cadence 的软件，当前版本是 Cadence SPB 16.5；其中的 ORCAD 原理图设计是国际标准；其中 PCB 设计、仿真很全，用起来比protel 复杂，主要是要求、设置复杂；但是为设计做好了规定，所以设计起来事半功倍，比 protel 就明显强大。三、Mentor 公司的 BORDSTATIONG 和 EE,其中 BOARDSTATION 由于只适用于 UNIX 系统，不是为 PC 机设计，所以使用的人较少；当前 MentorEE 版本为 Mentor EE 7.9 和Cadence spb 属于同级别的 PCB 设计软件，它有些地方比 cadence spb 差，它的强项是拉线、飞线，人称飞线王。四、EAGLE Layout 这是欧洲使用最广泛的 PCB 设计软件。上述所说 PCB 设计软件，用的比较多的，Cadence spb 和 MentorEE 是里面当之无愧的王者。如果是初学设计PCB 我觉得 Cadencespb 比较好，它可以给设计者养成一个良好的设计习惯，而且能保证良好的设计质量。北华航天工业学院毕业论文11第三章 PCB 封装及基本概念3.1.PCB 常见封装所谓封装是指安装半导体集成电路芯片（IC）等用的外壳，起着安放，固定，密封，保护芯片和增强电热性能的作用。封装还是沟通芯片 Die 与外部系统电路的桥梁，Die上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制电路板上的导线与其他器件建立连接。芯片的封装技术已经经历了好几代的变迁，封装类型从DIP ，QFP，PGA，BGA，到 CSP 再到 MCM，SIP，技术指标一代比一代先进，包括芯片面积与封装面积之比越来越接近为一，适用频率越来越高，耐温性能越来越好。同时引脚数增多，引脚间距减少，重量减小，可靠性提高，使用上更加方便。3.1.1 直插(DIP)DIP 封装（Dual In-line Package） ，也叫双列直插式封装技术，指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过 100。DIP 封装的 CPU 芯片有两排引脚，需要插入到具有 DIP 结构的芯片插座上,如图 3-1 所示。图 3-1 DIP 器件3.1.2 球栅阵列封装(BGA)BGA (Ball Grid Array)-球状引脚栅格阵列封装技术，高密度表面装配封装技术。在封装的底部，引脚都成球状并排列成一个类似于格子的图案，由此命名为 BGA。目前的主板控制芯片组多采用此类封装技术，材料多为陶瓷。特点：1、提高了贴装成品率，潜在地降低了成本；2、BGA 阵列焊球的引脚很短，缩短了信号的传输路径；北华航天工业学院毕业论文123、BGA 的阵列焊球与基板的接触面大、短，有利于散热，如图 3-2 所示。图 3-2 BGA 器件3.1.3.小外形封装(SOP)SOP 是 Small Outline Package 的缩写，中文含意为小外形封装，是一种集成电路的封装技术。在这种封装中，引脚从芯片的两个较长的边引出，引脚的末端向外伸展。它是一种主要的表面封装类型，在具有较少引脚数目的集成电路中广泛使用，特别是存储器和模拟集成电路领域，如图 3-3 所示。图 3-3 SOP 器件3.1.4 四侧引脚扁平封装(QFP)QFP( Quad Flat Package）四侧引脚扁平封装，该封装实现的芯片引脚之间距离很小， 管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在北华航天工业学院毕业论文13100 以上。特点：1、该封装芯片时操作方便，可靠性高； 2、其封装外形尺寸较小，寄生参数减小，适合高频应用；3、该封装技术主要适合用 SMT 表面安装技术在 PCB 上安装布线，如图 3-4 所示。图 3-4 QFP 器件3.1.5 方形扁平无引脚封装(QFN)QFN(Quad Flat No-leadPackage)方形扁平无引脚封装,表面贴装型封装之一，是一种焊盘尺寸小、体积小、以塑料作为密封材料的新兴表面贴装芯片封装技术。现在多称为 LCC。QFN 是日本电子机械工业会规定的名称。封装四侧配置有电极触点，由于无引脚，贴装占有面积比 QFP 小，高度比 QFP 低，如图 3-5 所示。图 3-5 QFN 器件北华航天工业学院毕业论文143.1.6 小外形晶体管封装(SOT) SOT（Small Out-Line Transistor）小外形晶体管封装。这种封装就是贴片型小功率晶体管封装，比 TO 封装体积小，一般用于小功率 MOSFET，如图 3-6 所示。图 3-6 SOT 封装3.1.7.系统级封装(SIP) SIP（System In a Package 系统级封装）是将多种功能芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能。与 SOC（System On a Chip 系统级芯片）相对应。不同的是系统级封装是采用不同芯片进行并排或叠加的封装方式，而 SOC 则是高度集成的芯片产品。3.2 设计基本概念3.2.1 差分信号(Differengtial Signal)差分信号是用一个数值来表示两个物理量之间的差异。从严格意义上来讲，所有电压信号都是差分的，因为一个电压只能是相对于另一个电压而言的。在某些系统里，系统“地”被用作电压基准点。当“地”当作电压测量基准时，这种信号规划被称之为单端的。我们使用该术语是因为信号是用单个导体上的电压来表示的。 另一方面，一个差分信号作用在两个导体上,信号值是两个导体间的电压差。差分信号与普通的单端信号相比的优势：a、抗干扰能力强，因为两个根差分线之间的耦合很好，当外界存在嗓声干扰时，是同时被耦合到两条线上，而接收端关心的只是两信号的差值；b、能有效抑制 EMI，由于两根性的极性相反，所以它们对外辐射的电磁场可以相互抵消，泄放到个界的电磁能量少；c、时序定位精确，由于两根信号的开关变化是位于两个信号的交点，而不像普通北华航天工业学院毕业论文15单端信号信靠高低两个阈值电压确定。3.2.2微带线(microstrip）微带线是走在表面层，是一根带状导(信号线)。与地平面之间用一种电介质隔离开。如果线的厚度、宽度以及与地平面之间的距离是可控制的，则它的特性阻抗也是可以控制的，如图 3-7 所示。 图 3-7 图 3-83.2.3带状线(stripline/double stripline）带状线是一条置于两层导电平面之间的电介质中间的铜带线。如果线的厚度和宽度、介质的介电常数以及两层导电平面间的距离是可控的，那么线的特性阻抗也是可控的，如图 3-8。3.2.43W 规则为了减少线间串扰，应保证线间距足够大，当线中心间距不少于 3 倍线宽时，则可保持 70%的电场不互相干扰，称为 3W 规则，如果达到 98%的电场不互相干扰，可使用10W 的间距。3.2.520H 规则由于电源层与地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰，称为边沿效应。解决的办法是将电源层内缩，使得电场只在接地层的范围内传导，以一个H（电源和地之间的介质厚度）为单位，若内 20H 则可以将 70%的电场限制在接地层边沿内，内缩 100H 则可以将 98%的电场限制在内。北华航天工业学院毕业论文163.2.6阻抗(impedance)在具有电阻、电感和电容的电路里，对交流电所起的阻碍作用叫做阻抗。阻抗常用Z 表示，是一个复数,实部称为电阻,虚部称为电抗,其中电容在电路中对交流电所起的阻碍作用称为容抗 ,电感在电路中对交流电所起的阻碍作用称为感抗,电容和电感在电路中对交流电引起的阻碍作用总称为电抗。3.2.7信号完整性(Si)信号完整性（Signal Integrity）：就是指电路系统中信号的质量，如果在要求的时间内，信号能不失真地从源端传送到接收端，我们就称该信号是完整的 。信号具有良好的信号完整性是指当在需要的时候，具有所必需达到的电压电平数值。差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同引起的。主要的信号完整性问题包括反射、振荡、地弹。3.2.8电磁干扰（EMI）（Electromagnetic Interference 简称 EMI）电磁干扰是指电磁波与电子元件作用后而产生的干扰现象，有传导干扰和辐射干扰两种。传导干扰是指通过导电介质把一个电网络上的信号耦合(干扰)到另一个电网络。辐射干扰是指干扰源通过空间把其信号耦合(干扰)到另一个电网络. 3.2.9模拟数据(Analog Data）模拟数据(Analog Data)是由传感器采集得到的连续变化的值，例如温度、压力，以及目前在电话、无线电和电视广播中的声音和图像。不同的数据必须转换为相应的信号才能进行传输：模拟数据一般采用模拟信号(Analog Signal)，例如用一系列连续变化的电磁波(如无线电与电视广播中的电磁波)，或电压信号(如电话传输中的音频电压信号)来表示.3.2.10数字数据(Digital Data)数字数据(Digital Data)则是模拟数据经量化后得到的离散的值，例如在计算机中用二进制代码表示的字符、图形、音频与视频数据。数字数据则采用数字信号(Digital Signal)，例如用一系列断续变化的电压脉冲(如我们可用恒定的正电压表示二进制数北华航天工业学院毕业论文171，用恒定的负电压表示二进制数 0)，或光脉冲来表示。3.2.11设计规则检测(DRC)DRC(Design Rule Check ),Allegro 通过设计规则检测来保证设计符合所指定属性与设计规则的要求，DRC 检测可以实时进行（叫做在线 DRC,Online DRC),也可以在一定的时刻一次进行（叫做批处理 DRC,Batch DRC).当 Allegro 检测到违反设计规则时，将在违 规处显示一个 DRC 错误标记，Allegro 的 DRC 检查有三种模式：1、Always(或者 on)运行所有命令的同时进行 DRC 检测，也就是在线模式。如果设计约束越多，则检测的内容也就越多，因此可能忖致 Allegro 运行的速度有所下降。2、Batch 只有在指定运行 batch_drc 命令时才进行 DRC 检查，也就是批处理模式。3、Never 不进行 DRC 检查，该先顶可以提高 Allegro 的运行速度。常见的 DRC 有：C/C:package 到 package 间距错识：如图 3-9 所示。L/S：line to shape 间距错识：K/L:line to route keepin 间距错识或者 line to route keepout 间距错识：S/S:shape to shape 间距错误：V/L:埋/肓孔到 line 间距错识或者是 line 到 Thru via 间距错误或者是 line 到test via 间距错误。L/L：line to line 间距错识：如图 3-10 所示。 图 3-9 器件间报错 图 3-10 线线报错3.2.12装配设计(DFA)DFA(Design For Assembly)是指通过对产品装配过程进行深入分析，设计出能够实现产品设计优化组合的装配流程，其主要目标是使装配成本最小化。主要包括下面的内北华航天工业学院毕业论文18容：元件间距、元件摆放方向与安装层、引脚跨距、可测试性、孤立通孔、残余走线。运行这些检查可以检验设计与特定约束集的一致性，在检查完成后，Allegro 将违背约束的地方以 DRC 的形式标识出来。3.2.13测试点(TP)TP(test point)测试点,为了保证 PCB 板的可测试性，PCB 板还需要进这行测度点设计，PCB 板的测试包括祼板测试和在线测试。祼板测试：是在 PCB 板加工完成，尚未装配和焊接元器件之前进行测试，用于发现是否存在短路和断路现象。在线测试：是在装配和焊接元器件之后进行的，针对器件进行测试，发现元器件质量缺陷、元器件安装错误和连线的短路开路等器件焊接问题。在线测试是基于单板在设计上没有问题的前提条件下，如果器件没有故障，单板的焊接也没有问题，那么硬件和软件的配合起来单板的功能就是良好的。一般测试点的个数的密度不超过 30/平方 inch。3.2.14Gerber 文件Gerber 文件是所有电路设计软件都可以产生的文件，在电子组装行业又称为模版文件（stencil data）,在 PCB 制造业又称为光绘文件。北华航天工业学院毕业论文19第四章 层叠设计与阻抗控制4.1.PCB 层的构成单板的层叠由电源层，地层，和信号层组成。信号层顾名思义就是信号线的布线层。电源层、地层又是被统称为平面层。再少量的 PCB 设计中，采用了在电源地平面层布线或者在布线层走电源地网络的情况。4.2.合理的 PCB 层数选择在层数确定时，根据单板的电源，地的种类，分布确定电源地的层数；根据正整版的布线密度、关键器件的布线通道、主要信号频率、速率、特殊布线要求的信号种类、数量确定布线层数。电源、地的层数，加上布线层数构成 PCB 的总层数。在最终 PCB 的层数考虑时，往往需要综合 PCB 的性能指标要求与成本承受能力确定单板的层数。在消费类产品方面，由于批量生产数量巨大，研发阶段即使适当冒些技术风险也要用尽量少的层数来完成 PCB 的设计，以降低批量生产的成本。而在服务器、核心网络设备等方面，PCB 的成本相对可以忽略不计，产品的性能指标就要优先考虑，此时 PCB 的层数设计方面会适当增加层数，以减少信号之间的串扰，确保参考平面的完整性，以及电源地平面相邻，降低平面阻抗。PCB 设计工程师可以根据自己所设计的对应产品类型，性能指标要求，成本考虑，研发进度等综合考虑，确定 PCB 的层数。4.3.层叠设计的基本原则单板层叠设计的一般原则如下：1.元件面相邻的第二层为地平面，提供器件屏蔽层以及为顶层布线提供参考平面。2.所有信号层尽可能与地平面相邻，以保证汪正的回流通道。3.尽可能避免两信号层直接相连，以减少串扰。4.主电源尽可能与其对应的地相邻，构成平面电容，降低电源阻抗。5.兼顾层压结构对称，利于制版生产时的翘曲控制。以上为层叠设计的常规原则，在实际开展层叠设计时，PCB 工程师可以通过增加相邻布线层的间距，缩小对应布线层到参开层的间距，进而控制层间布线串扰率的前提下，可以使用两信号层直接相邻。对于比较注重成本的消费类产品，可以弱化电源与地平面相邻降低平面阻抗的方式，从而尽可能减少布线层，降低 PCB 成本。当然，这样做的代价是冒一些技术风险，甚至牺牲一半的成功率。北华航天工业学院毕业论文20第五章 PCB 布线基本原则5.1.布线概述传统的 PCB 设计，板上的走线只是作为信号连通的载体，PCB 设计工程师不需要考虑走线的分布参数。随着电子行业的飞速发展，数据吞吐量从单位时间几兆、几十兆发展到了 10Gbit/s 率的提升带来了高速理论的飞速发展，PCB 走线不能简单的看做连接的载体了，而是要从传输线的理论来分析各种分布参数带来的影响。同时 PCB 的复杂程度和密度也同时在不断增加，高密度给 PCB 布线带来极大困难的同时，也需要 PCB 工程师更加深入的了解 PCB 生产加工流程和其工艺参数。布线的方式分为手动布线和自动布线，在高速 PCB 设计中，自动布线目前在很多方面还不能满足硬件工程师的高标准要求，所以一般都是手动布线来实现。5.2.布线中电器特性要求高速 PCB 中的布线时考虑电气性能要求，主要分为以下几个方面5.2.1.阻抗控制和阻抗连续性：避免尖角、直角走线；关键信号布线尽量使用较少的过孔；高速信号线适当考虑圆弧布线5.2.2.串扰或者 EMC 等其他干扰的控制要求：高速信号与低速信号要分层分区布线；数字信号与模拟信号要分层分区布线；敏感信号与干扰信号要分层分区布线；时钟信号要优先走内层。在功率电感，变压器等感性器件的投影区下方不要走线铺铜；关键信号要布在优选层，以地平面为参考平面；关健信号考虑使用包地处理；保证关键信号的布线通道，尽量吧关键信号的引线缩短，不与其他关键信号交叉；任何信号，包括信号的回流路径，都要避免形成环路，这是 EMC 设计的重要原则之一。北华航天工业学院毕业论文215.3.拓扑结构和时序要求走线的拓扑结构是高速信号控制信号质量的重要手段之一。满足时序要求是系统能正常稳定工作的关键，时延控制反映到 PCB 设计上就是走线的等长控制，绕等长甚至已经成为布线工程师嘴边的一个术语。时序设计也是非常复杂的系统要求，PCB 设计工程师不仅要会绕等长，还要真正理解等长后面的时序要求。5.4.电源以及功率信号的布线要求需要满足载流能力，保证足够的宽度、合理的电源通道，尽量使电源路径短。具体如下：电源的入口电路要做好先防护后滤波的原则；芯片及其滤波电容的引脚要尽量短粗，储能电容要多打孔，减小布线带来的安装电感；考虑安规要求，电源的网络压差较大时需要远离，高电压网络插件引脚和过孔需要做挖空处理。5.5.布线中散热考虑电子设计还有一个重要趋势就是电压下降，功耗提升，越来越多的硬件工程师开始关注热设计，PCB 布线作为板级热设计的基本组成成分，也就因此变得更加重要。必要的时候，需要使用相关的电热仿真工具来辅助进行热设计。布线时，主要遵循以下原则：严格计算布线通道，满足载流能力；还要关注过孔的载流能力，合理规划过孔数量和位置；发热量大的芯片下方有空的位置可以大面积的加地铜，并添加地孔来加强散热；大功率发热量的器件的投影区内在所有层都不要走高速线和敏感信号线；已经添加有散热焊盘的发热器件，在散热焊盘上添加过孔来加强散热。5.6.布线其他总结PCB 布线是一个系统的工程，PCB 工程师需要具备多学科的综合知识，同时还需要较强的综合处理能力，综合各方面需求取得加好的平衡。可以这么说，死记硬背各种规范布线要求的工程师是不能成为真正的专家的，这需要理解要求背后真正的原因。北华航天工业学院毕业论文22第六章 常见 PCB 电路设计6.1.无源晶体（1）电路由一个无源晶体和两个小电容（一般为 15PF/22PF）组成，整个电路应尽可能靠近芯片放置，一般长度必须控制在 1000MIL 以内。（2）两根信号按差分线处理，线宽要粗些， （一般为 10MIL） ；（3）晶体的器件面需铺 GND SHAPE，加 VIA，晶体下方不能有其他同层信号穿过，如图 6-1 所示。 图 6-1 无源晶体电路6.2.有源晶振（1）电路由一个有源晶体，一个匹配电阻， （一般为 33 欧）一个小电容（0.1U） ，一个大电容（10U） ，一个磁珠组成，其中两电容与磁珠组成一个 LC 滤波电路；（2）晶体的器件面需铺 GND SHAPE，加 VIA，晶体下方不能有其他同层信号穿过。（3）匹配电阻两端的信号严格按时钟线布线要求处理，如图 6-2 所示。 图 6-2 有源晶振电路北华航天工业学院毕业论文236.3.时钟驱动时钟驱动电路由时钟电路，驱动芯片，去耦电容，匹配电阻等组成，如图 6-3 所示。 图 6-3 时钟驱动电路6.4.网口电路网口电路由连接器， （RJ45）隔离变压器，数据收发桥片，去耦电容，匹配电阻组成。网口的种类：常见的网口有百兆以太网，千兆以太网。百兆网口两对差分线，千兆网口四对差分线。有的网口集成变压器，有的网口集成灯。网口布线注意事项：网口信号一般由两对差分线组成，初级端的差分线可不控阻抗，线宽尽量粗， （一般为 12MIL）次级差分线按一般的差分线要求处理；变压器的中心抽头经电容接地的信号，线宽要加粗，一般为 20MIL。变压器下方，所有的层必须掏空处理，一般添加 ANTI ETCH，宽度在 100MIL 以上。所有的外来信号都不得穿过变压器下方，更不允许信号从初次级间跨过；常规的 RJ45 下方需做全部掏空处理，如图 6-4 所示。北华航天工业学院毕业论文24 图 6-4 网口电路6.5 光口电路光口电路由 3.3V 供电模块，上拉电阻，光模块组成，光模块信号有两对差分线和六根控制信号线，按常规信号要求处理即可， 外壳的 GND PIN 一般接在 PGND，如图 6-5 所示。 图 6-5 光口电路6.6.DC/DC 电路（LDO）电路由输入去耦电容，转换芯片，输出去耦电容，反馈电路组成，布线时，整个电路尽量用铺铜的形式来处理，输入 VIA 打在输入电容前，输出 VIA 打在输出电容后；反馈电路用 20MIL 宽度处理即可，若转换芯片有散热焊盘时，需在散热焊盘铺 SHAPE，均匀加些 VIA，以便更好的散热，如图 6-6 所示。 图 6-6 LDO 电路6.7.音频接口电路音频号一般包括：SPKR_L+/-;SPKR_R+/-;AC_BITCLK,AC_SDATAOUT,AC_SYNC,AC_SDATAIN音频接口的阻抗控制在 75 欧，电路由音频连接器，去耦电容，磁珠，上拉电阻，北华航天工业学院毕业论文25匹配电阻等组成。布线时线宽尽量加粗，推荐使用 15MIL 的走线，布线尽量远离其他线号，尽可能进行包地处理。6.8.VGA 接口电路电路由 VGA 连接器，去耦电容，磁珠，上拉电阻，匹配电阻，供电电源等组成，R,G,B 的信号要尽量的粗， （一般为 15MIL）信号相互间距及其他信号的间距应尽量大，尽可能的对 R，G，B 信号进行包地处理，HSYNC/VSHYNC 是场同步信号，信号按类差分处理进行布局，远离其他信号，阻抗控制在 75 欧，如图 6-7 所示。 图 6-7 VGA 接口电路6.9.JTAG 电路电路由测试连接器和上拉电阻组成，有 5 根信号线，各信号线的作用如下：TCK：当 TAP（TEST ACCESS PORT）运行时，用于测试时钟状态信息；TDI（TEST DATA INPUT）：当 TAP 运行时，用于输入测试数据；TDO（TEST OUTPUT）：当 TAP 运行时，用于输出测试结果；TMS（TEST MODE SELECT）测试方式选择；TEST#（TEST RESET）：同步复位信号，如图 6-8 所示。图 6-8 JTAG 电路北华航天工业学院毕业论文266.10.USB 接口电路USB 一般有六个管脚，两个固定管脚，四个信号管脚， （1 脚电源，2 脚 USB_N，3脚 USB_P，4 脚 GND） ，USB 固定管脚一般不要直接与数字地相接，可以通过跨接电容接上数字地，布线时，USB_N 和 USB_P 要按差分处理，阻抗控 90 欧，考虑 EMC 电磁干扰，会在 4 个信号管脚加上磁珠进行隔离，如图 6-9 所示。图 6-9 USB 接口电路北华航天工业学院毕业论文27第七章：DDR3 的 PCB 设计实例DDR SDRAM 全称为 Double data rate SDRAM，中文名为“双倍数据流 SDRAM” 。DDR经过几代的发展，现在市面上主流是 DDR3，而新的 DDR4 也已经呼之欲出，甚至已经有部分 DDR4 的产品了。7.1.DDR3 概述7.1.1FLY-BY 设计采用 fly-by 拓扑结构是 DDR3 的最大更新之一，主要目的是提升信号质量，来支持更高频率的设计。在 layout 设计上，fly-by 结构的布线更加简单，也会更加节约布线的层数和空间。同时 DDR3 将地址、控制和时钟线的端接电阻移到了内存条上，所以主板上将不需要任何端接电阻，简化了主板的设计，节约了空间。7.2.2.DDR3 电源设计DDR3 有三类电源，分别是 VDD、VTT、和 VREF。DDR3 的 VDD 电压降低至 1.5V，比采用 1.8V 的 DDR2 省电 20%左右。同样速率下，DDR3 比 DDR2 更加省电，同样的功耗水平下，DDR3 能跑到更高的速率。在 DDR3 系统中，对于内存系统工作非常重要的参考电压 VREF 将分为两个信号，即为命令地址与地址信号服务的 VREFCA 和为数据服务的 VREFDQ，这将有效的提高系统数据总线的信噪等级。对于 PCB 设计时，VREF 的布局上更加方便把各自的滤波电容处理到位，布线上也能区分开来，更加容易控制相互之间的干扰。7.2.3.突发长度（Burst Length，BL）：由于 DDR3 的预取为 8bit，所以突发传输周期（Burst Length，BL）也固定为 8，而对于 DDR2 和早期的 DDR 架构系统，BL=4 也是常用的，DDR3 为此增加了一个 4bit Burst Chop（突发突变）模式，即由一个 BL=4 的读取操作加上一个 BL=4 的写入操作来合成一个 BL=8 的数据突发传输，届时可通过 A12 地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在 DDR3 内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如 4bit 顺序突发） 。北华航天工业学院毕业论文287.2.4 DDR3 新增的重置（Reset）功能：重置是 DDR3 新增的一项重要功能，并为此专门准备了一个引脚。DRAM 业界很早以前就要求增加这一功能，如今终于在 DDR3 上实现了。这一引脚将使 DDR3 的初始化处理变得简单。当 Reset 命令有效时，DDR3 内存将停止所有操作，并切换至最少量活动状态，以节约电力。 在 Reset 期间，DDR3 内存将关闭内在的大部分功能，所有数据接收与发送器都将关闭，所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3 达到最节省电力的目的。7.2.5.DDR3 新增 ZQ 校准功能：ZQ 也是一个新增的脚，在这个引脚上接有一个 240 欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎（On-Die Calibration Engine，ODCE）来自动校验数据输出驱动器导通电阻与 ODT 的终结电阻值。当系统发出这一指令后，将用相应的时钟周期（在加电与初始化之后用 512 个时钟周期，在退出自刷新操作后用 256 个时钟周期、在其他情况下用 64 个时钟周期）对导通电阻和 ODT 电阻进行重新校准。7.2.DDR3 走线注意事项7.2.1.走线分组时钟组：差分时钟信号，每一对信号都是同频同相的。ckp0 和 ckn0 为一对。数据组：对主板 64 位 DDR2 内存来说数据每 8 位（也就是一个 byte）为一组可以分为八组，数据 dq0:7、数据掩码 dqm0、数据选通差分信号 dqsp0 和 dqsn0 为一组，以此类推。同个数据组的信号应该在同一个信号层上走线，换层也应该一起换，为了方便在同一个信号层走线可以将数据位互换。比如 dq2 信号在走线的时候发现如果按照原理图来走线会跟 dq4 交错，这样就不得不换层走线，我们通过互换数据位就可以使信号走同层，对内存来说每一位存进什么内容读出也是什么内容，互换不会受影响，但是互换的条件必须是在同一组内 8 个 bit 之间。地址/命令组：MA0:14、BA0、BA1、BA2、RAS、CAS、WE控制组：时钟使能 CKE、片选 CS、终端电阻选通 ODT 为一组，对内存条来说 DIMM0用到了 CKE0、CKE1、CS0、CS1、ODT0、ODT1。做板载内存设计的时候，可以只用北华航天工业学院毕业论文29CKE0、CS0、ODT0，控制 4 片 16 位的内存芯片。一般来说，DDR3 中控制组和地址组一起走 FLY-by，这个大组可以换层，而每个数据组不能必须同组同层。7.2.2.等长规则由于 DDR 工作频率高，对信号等长有更严格的要求，实际的 PCB 设计中对所有信号都进行等长控制是不太现实的，