EDA设计流程及其工具概述

1,第2章 EDA设计流程及其工具,1：,FPGA/CPLD设计流程,2：,ASIC及其设计流程,3：,常用EDA工具,4：,IP核,2.1 FPGA/CPLD 设计流程,FPGA：,现场可编程门阵列,CPLD：,复杂可编程逻辑器件,一、这2种器件的一般开发流程为：,(One Time Programming),功能仿真,原理图/HDL文本编辑,综合,FPGA/CPLD适配,FPGA/CPLD编程下载,逻辑综合器,结构综合器,1.功能仿真,2.时序仿真,时序与功能门级仿真,FPGA/CPLD 器件和电路系统,1.isp方式下载,2.JTAG方式下载,3.针对SRAM结构的配置,4.OTP器件编辑,2.1.1 设计输入(原理图HDL文本编辑),1.图形输入,图形输入,原理图输入,状态图输入,波形图输入,1、设计输入（原理图/HDL文本编辑）,将需设计的电子系统的功能和结构以图形或文本方式表达。,1）,图形输入,：原理图输入、状态图输入、波形图输入,原理图方式应用最为广泛,原理图输入对原理图进行功能验证后再进行编译即可转换为网表文件。,但此方法一般仅实用于小电路。对于稍大的电路，其,可读性、可移植性差,。,波形图主要应用于仿真功能测试时产生某种测试信号;,状态图常用于建模中。,2）,HDL文本输入,：目前主流输入方式，是最有效的方式，其,可读性、可移植性好、便于存档,。,2 综合,整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。由此可见，综合器工作前，必须给定最后实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用某种网表文件的方式对应起来，成为相应互的映射关系。,综合,将前面输入的原理图、HDL语言描述转化为电路实现的门级网表的过程；,是从抽象到具体实现的关键步骤；,综合的结果不是唯一的；,为达到性能要求，往往对综合加以约束。,VHDL综合器运行流程,、约束条件：,在逻辑综合过程中，为优化输出和工艺映射的需要，一定要有相应的约束条件以实现对设计实体的控制。,如：面积、速度、功耗、可测性。,、工艺库：,工艺库将提供综合工具所需要的全部半导体工艺信息。即工艺库不仅含有ASIC单元的逻辑功能、单元面积、输入到输出的定时关系、输出的扇出限制和对单元所需的定时检查。,、逻辑综合3步曲：,逻辑综合工具将RTL级描述转换为门级描述一般有3步：,1）.将RTL描述（VHDL程序）转换为未优化的门级布尔描述（布尔逻辑方程的形式）这一步称为“展平”。,2）.执行优化算法，化简布尔方程，这一步称为“优化”。,3）.按半导体工艺要求，采用相应的工艺库，把优化的布尔描述映射成实际的逻辑电路（逻辑实现）,.门级映射网表：,过程：取出优化后的布尔描述，并利用工艺库中得到的逻辑和定时上的信息去做网表，网表是对用户所描述的面积和速度指标的一种体现形式。工艺库中存有大量的网表，它们的功能相同，但可以在速度和面积之间权衡。,3,、,、,适,适,配,配,适,配,配,器,器,也,也,称,称,结,结,构,构,综,综,合,合,器,器,，,，,它,它,的,的,功,功,能,能,是,是,将,将,由,由,综,综,合,合,器,器,产,产,生,生,的,的,网,网,表,表,文,文,件,件,配,配,置,置,于,于,指,指,定,定,的,的,目,目,标,标,器,器,件,件,中,中,，,，,使,使,之,之,产,产,生,生,最,最,终,终,的,的,下,下,载,载,文,文,件,件,，,，,如,如JEDEC,、,、Jam,格,格,式,式,的,的,文,文,件,件,。,。,适,适,配,配,所,所,选,选,定,定,的,的,目,目,标,标,器,器,件,件(FPGA/CPLD,芯,芯,片,片),必,必,须,须,属,属,于,于,原,原,综,综,合,合,器,器,指,指,定,定,的,的,目,目,标,标,器,器,件,件,系,系,列,列,。,。,逻,辑,辑,综,综,合,合,通,通,过,过,后,后,必,必,须,须,利,利,用,用,适,适,配,配,器,器,将,将,综,综,合,合,后,后,网,网,表,表,文,文,件,件,针,针,对,对,某,某,一,一,具,具,体,体,的,的,目,目,标,标,器,器,件,件,进,进,行,行,逻,逻,辑,辑,映,映,射,射,操,操,作,作,，,，,其,其,中,中,包,包,括,括,底,底,层,层,器,器,件,件,配,配,置,置,、,、,逻,逻,辑,辑,分,分,割,割,、,、,逻,逻,辑,辑,优,优,化,化,、,、,逻,逻,辑,辑,布,布,局,局,布,布,线,线,操,操,作,作,。,。,适,适,配,配,完,完,成,成,后,后,可,可,以,以,利,利,用,用,适,适,配,配,所,所,产,产,生,生,的,的,仿,仿,真,真,文,文,件,件,作,作,精,精,确,确,的,的,时,时,序,序,仿,仿,真,真,，,，,同,同,时,时,产,产,生,生,可,可,用,用,于,于,编,编,程,程,的,的,文,文,件,件,。,。,4,、,、,行,行,为,为,仿,仿,真,真,、,、,功,功,能,能,仿,仿,真,真,、,、,时,时,序,序,仿,仿,真,真,仿,真,真,就,就,是,是,让,让,计,计,算,算,机,机,根,根,据,据,一,一,定,定,的,的,算,算,法,法,和,和,一,一,定,定,的,的,仿,仿,真,真,库,库,对,对EDA,设,设,计,计,进,进,行,行,模,模,拟,拟,，,，,以,以,验,验,证,证,设,设,计,计,，,，,排,排,除,除,错,错,误,误,。,。,1,）,）,行,行,为,为,仿,仿,真,真,：,：,此,时,时,的,的,仿,仿,真,真,只,只,是,是,根,根,据,据VHDL,的,的,语,语,义,义,进,进,行,行,的,的,，,，,与,与,具,具,体,体,电,电,路,路,没,没,有,有,关,关,系,系,。,。,2,）,）,功,功,能,能,仿,仿,真,真,：,：,直,接,接,对,对VHDL,、,、,原,原,理,理,图,图,描,描,述,述,或,或,其,其,他,他,描,描,述,述,形,形,式,式,的,的,逻,逻,辑,辑,功,功,能,能,进,进,行,行,测,测,试,试,模,模,拟,拟,，,，,以,以,了,了,解,解,其,其,实,实,现,现,的,的,功,功,能,能,是,是,否,否,满,满,足,足,原,原,设,设,计,计,的,的,要,要,求,求,的,的,过,过,程,程,，,，,仿,仿,真,真,过,过,程,程,不,不,涉,涉,及,及,任,任,何,何,具,具,体,体,器,器,件,件,的,的,硬,硬,件,件,特,特,性,性,，,，,如,如,延,延,时,时,特,特,性,性,。,。,3,）,）,时,时,序,序,仿,仿,真,真,：,：,接,近,近,真,真,实,实,器,器,件,件,运,运,行,行,特,特,性,性,的,的,仿,仿,真,真,，,，,仿,仿,真,真,文,文,件,件,中,中,已,已,包,包,含,含,了,了,器,器,件,件,硬,硬,件,件,特,特,性,性,参,参,数,数,，,，,仿,仿,真,真,精,精,度,度,高,高,。,。,5、编,程,程下载,将适配,后,后的下,载,载文件,，,，通过,通,通信电,缆,缆或专,用,用编程,器,器写至,相,相应目,标,标器件,的,的过程,。,。,FPGA与CPLD,的,的辨别,和,和分类,主,主要是,根,根据其,结,结构特,点,点和工,作,作原理,。,。通常,的,的分类,方,方法为,：,：,将以乘,积,积项结,构,构方式,构,构成逻,辑,辑行为,的,的器件,称,称为CPLD,，,，它所,产,产生的,是,是熔丝,图,图文件,即,即JEDEC,文,文件（,简,简称JED文,件,件）。,如,如Lattice的ispLSI,系,系列、Xilinx,的,的XC9500系列,、,、Altera的MAX7000S系列,和,和Lattice(,原,原Vantis)的Mach系列,等,等。,将以查,表,表法结,构,构方式,构,构成逻,辑,辑行为,的,的器件,称,称为FPGA,，,，它所,产,产生的,是,是位流,数,数据文,件,件。如Xilinx,的,的SPARTAN系,列,列、Altera的FLEX10K或ACEX1K系,列,列等。,器件编,程,程需要,满,满足一,定,定的条,件,件，,如,如编程,电,电压、,编,编程,时,时序和,编,编程算,法,法等。,普,普通,的,的EPLD/CPLD器件,和,和一次,性,性编程,的,的FPGA需,要,要专用,的,的编程,器,器完成,器,器件的,编,编程工,作,作。,基,基于SRAM,的,的FPGA可,以,以由EPROM或其,它,它存储,体,体进行,配,配置。,在,在线,可,可编程,的,的PLD器件,不,不需要,专,专门的,编,编程器,，,，只,要,要一根,编,编程下,载,载电缆,就,就可以,了,了。,6、硬,件,件测试,将含有,载,载入了,设,设计的FPGA或CPLD,的,的硬件,系,系统进,行,行统一,测,测试，,以,以便最,终,终验证,设,设计项,目,目在目,标,标系统,上,上的实,际,际工作,情,情况。,实验开,发,发系统,九十年,代,代以来,，,，集成,电,电路工,艺,艺发展,非,非常迅,速,速，已,从,从亚微,米,米(0.5到1微米)进入,到,到深亚,微,微米(,小,小于0.5微,米,米)，,进,进而进,入,入到超,深,深亚微,米,米(小,于,于,0.25微米)。其,主,主要特,点,点：,特征尺,寸,寸越来,越,越小,芯片尺,寸,寸越来,越,越大,单片上,的,的晶体,管,管数越,来,来越多,时钟速,度,度越来,越,越快,电源电,压,压越来,越,越低,布线层,数,数越来,越,越多,I/O,引,引线越,来,来越多,一、集,成,成电路,工,工艺的,发,发展特,点,点和规,律,律,2.2ASIC,及,及其设,计,计流程,年份1997199920012003200620092012,最小线,宽,宽,0.250.180.150.130.100.070.01,(m,）,）,DRAM,容,容量256M1G1G4G4G16G64G256G,每片,晶,晶体,管,管数112140762005201400,（M,）,）,芯片,尺,尺寸300440385430520620750,(平,方,方毫,米,米）,频率(,兆,兆赫,）,）750120014001600200025003000,金属,化,化层,层,层数66-7777-88-99,最低,供,供电,电,电压1.8-2.51.5-1.81.2-1.51.2-1.50.9-1.20.6-0.90.5-0.6,（v）,最大晶圆,直,直径200300300300300450450,（mm）,发展规划,代,代次的指,标,标,1、集成,电,电路发展,的,的方向,1）在发,展,展微细加,工,工技术的,基,基础上，,开,开发超高,速,速、超高,集,集成度的,电,电路。,2）迅速,、,、全面地,利,利用已达,到,到的或已,成,成熟的工,艺,艺技术、,设,设计技术,、,、封装技,术,术、和测,试,试技术等,发,发展各种,专,专用集成,电,电路（ASIC）,。,。,二、IC发展方,向,向与我国IC的发,展,展情况,从另一个,角,角度来说,，,，进入90年代以,来,来，电子,信,信息类产,品,品的开发,明,明显地出,现,现了两个,特,特点：,1、开发,产,产品的复,杂,杂程度加,深,深，出现SOC；,2、开发,产,产品的上,市,市时限紧,迫,迫。,2、我国,集,集成电路,的,的发展现,状,状,2002,年,年中国信,息,息技术趋,势,势大会上,专,专家指出,的,的IC技,术,术是IT,领,领域热点,技,技术之一,；,；IC是,整,整个电子,信,信息产业,乃,乃至国民,经,经济的基,础,础。,目前我国,的,的半导体,集,集成电路,生,生产分为,三,三大类：,IC设计,公,公司（Fable