计算机组成课件

上传人:无*** 文档编号:252922848 上传时间:2024-11-24 格式:PPT 页数:42 大小:835KB
返回 下载 相关 举报
计算机组成课件_第1页
第1页 / 共42页
计算机组成课件_第2页
第2页 / 共42页
计算机组成课件_第3页
第3页 / 共42页
点击查看更多>>
资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2021/7/13,*,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,第六章 总线系统,2021/7/13,1,第六章内容概要,基本概念,总线控制,总线接口,总线标准,2021/7/13,2,6.1,基本概念,总线,是构成计算机系统的互连机构,是多个系统功能部件之间进行数据传送的公共通路。,总线的分类,内部总线:,CPU,内部连接各寄存器及运算部件之间的总线。,系统总线:,CPU,同计算机系统的其他高速功能部件,如存储器、通道等互相连接的总线。,I/O,总线:中、低速,I/O,设备之间互相连接的总线。,2021/7/13,3,一,、,总线的特性,物理特性,功能特性,电气特性,时间特性,2021/7/13,4,物理特性,总线的物理特性指总线的物理连接方式。,连线的类型,电缆式,主板式,背板式,(backplane),连线的数量,串行,(serial),并行,(parallel),接插件的形状和尺寸,引脚线的排列方式,2021/7/13,5,背板,2021/7/13,6,背板总线与机箱,2021/7/13,7,功能特性,功能特性,:,描述总线中每一根线的功能。,功能层次,芯片级、板级、系统级,资源类型,处理器总线(系统总线),面向单处理器的和面向多处理器的,输入输出总线,2021/7/13,8,电气特性,电气特性定义每一根线上信号的传递方向及有效电平范围。,数据传输方向,单工,双工,半双工/全双工,定时特征,同步异步,电平特征,单端方式,差分方式,2021/7/13,9,单端方式与差分方式,2021/7/13,10,单端方式与差分方式,差分方式优点,a.,抗干扰能力强,,因为两根差分走线之间的耦合很好,当外界存在噪声干扰时,几乎是同时被耦合到两条线上,而接收端关心的只是两信号的差值,所以外界的共模噪声可以被完全抵消。,b.,能,有效抑制,EMI,(电磁信号干扰),,由于两根信号的极性相反,他们对外辐射的电磁场可以相互抵消,耦合的越紧密,泄放到外界的电磁能量越少。,c.,时序定位精确,,由于差分信号的开关变化是位于两个信号的交点,而不像普通单端信号依靠高低两个阈值电压判断,因而受工艺,温度的影响小,能降低时序上的误差,同时也更适合于低幅度信号的电路。,LVDS,(,low voltage differential signaling,)就是指这种小振幅差分信号技术。,2021/7/13,11,时间特性,定义了每根线在什么时间有效。规定了总线上各信号有效的时序关系,CPU才能正确无误地使用。,2021/7/13,12,总线带宽,总线带宽,:总线本身所能达到的最高传输速率,是衡量总线性能的重要指标,单位兆字节每秒,(MB/s),。,2021/7/13,13,总线带宽,【,例,1】,(1),某总线在一个总线周期中并行传送,4,个字节的数据,假设一个总线周期等于一个总线时钟周期,总线时钟频率为,33MHz,,则总线带宽是多少,?,(2),如果一个总线周期中并行传送,64,位数据,总线时钟频率升为,66MHz,,则总线带宽是多少,?,解,:(,1,),Dr=D/T=D*f=4 B*33x10,6,/s=132MB/s,(2)Dr=D*f=8B*66x10,6,/s=528MB/s,2021/7/13,14,二、信息传输方式,串行传输,波特率,(Baud rate),每秒钟传送的比特(比特)位数。单位为波特。,并行传输,分时传输,总线复用,(Multiplexing),共享总线的部件分时使用总线,消息传输,如,PCI,SCSI,2021/7/13,15,串行传输方式,采用脉冲传送,串行传送的主要优点是只需要一条传输线,这一点对长距离传输显得特别重要,不管传送的数据量有多少,只需要一条传输线,成本比较低廉。,2021/7/13,16,并行传输方式,一般采用电位传送,由于所有的位同时被传送,所以并行数据传送比串行数据传送快得多。,2021/7/13,17,分时传输方式,总线复用方式,某个传输线上既传送地址信息,又传送数据信息。为此必须划分时间片,以便在不同的时间间隔中完成传送地址和传送数据的任务。,共享总线的部件分时使用总线,2021/7/13,18,三、同步,(,定时,),方式,1.同步定时,固定的定时,串行同步:信号编码,并行同步:专用时钟信号线,优点,时序关系简单,实现简单。具有较高的传输频率。,缺点,在设备速度不一致时按最坏情况确定,,总线长度,不能太长,(,时钟相移,),2021/7/13,19,2.异步定时,在异步定时协议中,后一事件出现在总线上的时刻取决于前一事件的出现,即建立在应答式或互锁机制基础上。,优点,不需要统一的公共时钟信号;总线周期长度可变;允许快速和慢速的功能模块都能连接到同一总线上。,缺点,控制复杂、高成本。,2021/7/13,20,同步实例:,EIDE,硬盘接口,2021/7/13,21,例 对于具有图示的操作时序的总线,试计算总线的数据传输速率,假设总线上传输的每个字为,32,位,总线时钟频率为,50,MHz。,解:,从图中可见,该总线在,5,个时钟周期内传输了一个数据字。总线的数据传输带宽为:,1/5=0.2,(字/时钟周期),即,0.25010,6,4=4010,6,(字节/秒),2021/7/13,22,6.2,总线控制,主模块与从模块,总线事务,请求,仲裁,(Arbitration),地址,数据,释放,2021/7/13,23,一、总线请求和仲裁,1.集中式仲裁,链式查询,(Daisy chain),2021/7/13,24,一、总线请求和裁决,1.集中式仲裁,计数器定时,(counter pulling),2021/7/13,25,一、总线请求和裁决,1.集中式仲裁,独立请求,(independent request),2021/7/13,26,一、总线请求和裁决,2.分布式仲裁,不需要中央仲裁器,每个潜在的主方功能模块都有自己的仲裁号和仲裁器。,当它们有总线请求时,把唯一的仲裁号发送到共享的仲裁总线上,每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大,则它的总线请求不予响应,并撤销它的仲裁号。,最后,获胜者的仲裁号保留在仲裁总线上。,2021/7/13,27,二、控制算法,仲裁算法:,1.静态优先级:如从,0,计数,2.平等算法:如连续计数,3.动态优先级:如,LRU,(最近最少使用法),4.,先来先服务:,FIFO,释放算法:,1.用完时释放,2.申请时释放,3.抢占时释放,2021/7/13,28,6.3,总线接口,为什么要用总线接口?,总线接口的基本功能:,(1)控制,(2)缓冲,(3)状态,(4)数据转换。如并串转换或串并转换。,(5)整理。如在数据传输过程中更新字计数器。,(6)程序中断。,2021/7/13,29,一、串行总线接口,通用异步接收器/发送器,(,UART):,2021/7/13,30,接口结构,2021/7/13,31,出错标志,1.奇偶错误,(parity error),2.帧错误,(framing error),3.溢出(丢失)错误,(,overrun error),串行接口实例:,EIA-232,2021/7/13,32,二、并行总线接口,功能部件,系统时钟驱动器,电压控制模块,总线主设备,总线从设备,总线请求部件,总线仲裁器,中断请求部件,中断处理部件,2021/7/13,33,提高总线信号速度的主要措施,增加总线宽度,增加传输的数据长度,缩短总线长度,降低信号电平,采用差分信号,采用多条总线,2021/7/13,34,6.4,总线标准,PCI,总线,(,Peripheral Component Interface bus),1.主要特点,采用猝发传输方式,速度较高,64位可扩展,集中式仲裁方式,支持隐含式仲裁,可靠性高(地址、命令和数据校验),三个地址空间(内存、,I/O,和配置),自动配置,2021/7/13,35,2.信号定义,AD31:0,地址/数据,C/BE3:0,命令/字节许可,PAR,校验,FRAME#,成帧,TRDY#,目标就绪,IRDY#,始发就绪,STOP#,目标设备请求停止,DEVSEL#,设备选择,IDSEL,始发设备选择,REQ#,总线请求,GNT#,总线许可,CLK,系统时钟(033,MHz),RST#,系统复位,D63:32,数据,BE#7:4,字节允许,PAR64,高字校验,REQ64#,请求64位传输,ACK64#,确认64位传输,LOCK#,资源封锁(设备独占),PERR#,校验错,SERR#,系统错,SBO#,侦测退出(,snoop back off),,命中了一个修改过的块,SDONE,侦测完成,探测结果为“干净”,TDI,测试输入,TDO,测试输出,TCK,测试时钟,TMS,测试模式选择,TRST#,测试复位,INTA#,中断请求,2021/7/13,36,3.命令定义,2021/7/13,37,4.传输操作时序,2021/7/13,38,5.,PCI,构成的系统实例,2021/7/13,39,6.,PCI,的发展,1.增强速率,PCI,规范,2.1,版定义了,66,MHz,速度下的操作。,在,64,位的66,MHz,总线中,可达到的最大数据流量是,528,MB/s,2.Compact PCI,采用紧固机构,用于工业和嵌入式应用。,在电气、逻辑和软件功能方面与,PCI,完全兼容,,支持热插拔。,(,hot insertion/surprise removal support),3.,PCI-X,PCI-X 1.0:133MHz,时钟,PCI-X 2.0:533MHz,4.,PCI Express,2021/7/13,40,问题?,注:,文档资料素材和资料部分来自网络,如不慎侵犯了您的权益,请联系文库客服,我们将做删除处理,感谢您的理解。,
展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 管理文书 > 施工组织


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!