第四章-触发器资料课件

第四章第四章 触发器触发器4.1 概述概述4.2 基本触发器基本触发器4.3 各类触发器的逻辑功能各类触发器的逻辑功能4.4 不同类型时钟触发器间的转换不同类型时钟触发器间的转换4.5 触发器的动态特性触发器的动态特性4.1 概述概述一、定义一、定义能存储能存储1位二值信号的单元电路统称为触发器位二值信号的单元电路统称为触发器(Flip-Flop)。二、特点二、特点1.具有两个能自行保持的稳定状态具有两个能自行保持的稳定状态(0、1)，以表示存储内容；，以表示存储内容；2.根据不同的输入信号可以置成根据不同的输入信号可以置成1或或0状态。状态。0 状态状态1 状态状态稳定状态：稳定状态：电路结构电路结构：具有两个互补的输出端具有两个互补的输出端Q端和端和Q 端。端。三、分类三、分类 按电路结构分：按电路结构分：基本基本RSFF同步同步FF主从主从FF边沿边沿FF(包括维持阻塞包括维持阻塞FF、CMOS边沿边沿FF)按逻辑功能分：按逻辑功能分：RSFF、DFF、JKFF、TFF、T FF等等 其他：其他：TTL 和和 CMOS分立和集成分立和集成4.2 基本触发器基本触发器一、由与非门组成一、由与非门组成1.电路及符号电路及符号G2QG1RD&SDQQQRSRDSD 基本触发器使用的器件最少，电路最简，是其他种类基本触发器使用的器件最少，电路最简，是其他种类触发器的核心。触发器的核心。012.工作原理工作原理01“置置 1”或或“置位置位”(Set)“置置 0”或或“复位复位”(Reset)“保持保持”状态不定状态不定(随机随机)10不符合触发器的逻辑关系不符合触发器的逻辑关系 禁止出现禁止出现先撤消先撤消先撤消先撤消同时撤消：同时撤消：1011G2QG1RD&SDQ特性表特性表1 0 01 0 10 1 00 1 11 1 01 1 10 0 00 0 1110001 1*1*简化特性表简化特性表Q n+1Q n+11 00 11 10 01置置 10置置 0Qn保持保持1*不允许不允许初态初态Qn：输入信号变化前的旧状态，也称为现态、旧态。输入信号变化前的旧状态，也称为现态、旧态。次态次态Qn+1：输入信号变化后出现的新状态。输入信号变化后出现的新状态。3.特性表特性表4.工作波形工作波形设触发器初始状态为设触发器初始状态为0：SDRDQQ信号同时撤消信号同时撤消,出出现不确定状态现不确定状态信号不同时撤消，信号不同时撤消，状态确定状态确定5.动作特点：动作特点：输入信号直接控制输出端输入信号直接控制输出端Q和和 的状态。的状态。SD-Set(Direct)：直接置直接置1端、直接端、直接置位置位端。端。RD-Reset(Direct)：直接置直接置0端、直接端、直接复位复位端。端。QG1RD&SDQ二、由或非门组成二、由或非门组成1.电路及符号电路及符号QQSRSDRD2.工作原理工作原理“保持保持”“置置 0”“置置 1”“不允许不允许”若若RD、SD的高电平同时撤消，则状态不定。的高电平同时撤消，则状态不定。G2QG1RDSDQ113.特性表特性表RD SDQ n+10 00 11 01 1 Q n保持保持置置 1置置 0不许不许 10 0*SDRDQQ4.波形图波形图G2QG1RDSDQ11三、基本三、基本RSFF的主要特点的主要特点优点：优点：缺点：缺点：电路简单，具有置电路简单，具有置 0、置、置 1、保持功能，是构成各种触发、保持功能，是构成各种触发器的基础。器的基础。1.输入电平直接控制输出状态，使用不便，抗干扰能力差；输入电平直接控制输出状态，使用不便，抗干扰能力差；2.R、S 之间有约束。之间有约束。4.3 各类触发器的逻辑功能各类触发器的逻辑功能 在数字系统中，常常要求某些触发器在同一时刻动作在数字系统中，常常要求某些触发器在同一时刻动作(改变状态，也称为翻转改变状态，也称为翻转)这就要求有同步信号，该信号称这就要求有同步信号，该信号称为时钟信号为时钟信号CP(Clock Pulse)。CP(Clock Pulse):等周期、等幅的脉冲串。等周期、等幅的脉冲串。CPQG1RD&SDQG3R&SG2G4CPCP如何控制？如何控制？受时钟脉冲控制的触发器称为时钟触发器受时钟脉冲控制的触发器称为时钟触发器(钟控触发器钟控触发器)。同步触发器同步触发器主从触发器主从触发器边沿触发器边沿触发器多次翻转多次翻转(空翻空翻)一次翻转一次翻转同步同步RSFF同步同步DFF(D型锁存器型锁存器)主从主从RSFF主从主从JKFF维持阻塞维持阻塞FFCMOS边沿边沿FF抗抗干扰能力极强干扰能力极强一、边沿一、边沿RS 触发器触发器QQ1R1SRSCP C1SRSDRDS-同步置同步置1端端R-同步置同步置0端端受受CP 控制控制-异步置异步置1端端-异步置异步置0端端不受不受CP控制控制SDRD无论原来无论原来Q及及CP的状态的状态无论原来无论原来Q及及CP的状态的状态因此，不需要时，因此，不需要时，要接高电平，防止干扰。要接高电平，防止干扰。SDRD1.特性表特性表CP R S Q nQ n+1注注 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1011100保持保持置置1置置0不许不许Q n10 0 0 0 1 1 0 1 1Q n+1CP R S简化简化2.特性方程特性方程Q n+1011100约束条件约束条件CP上升沿上升沿时刻有效时刻有效QQ1R1SRS CP C13.状态转换图状态转换图 状态转换图表示触发器从一个状态变化到另一个状态状态转换图表示触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号的要求。或保持原状不变时，对输入信号的要求。CP R S Q nQ n+1注注 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1011100保持保持置置1置置0不许不许状态转换图状态转换图S=0 R=S=1，R=0S=R=0 S=0，R=1 014.时序图时序图(波形图波形图)描述了描述了CP 对输入和触发器状态在时间上的对应关系对输入和触发器状态在时间上的对应关系和控制作用。和控制作用。QQ1R1SRS CP C1例例1.已知下降沿触发的已知下降沿触发的RSFF，试画出试画出Q端的波形。端的波形。(设初设初态为态为0)CPRSQQQ1R1SRS CP C1例例2.已知上升沿触发的已知上升沿触发的RSFF，设初态为设初态为0，试画出，试画出Q端的波形。端的波形。CPRSQ注意：注意：对于边沿触发器画波形时要首先判断出是上升沿触对于边沿触发器画波形时要首先判断出是上升沿触发还是下降沿触发。发还是下降沿触发。QQ1R1SRS CP C1QQ1R1SRS CP C1上升沿触发上升沿触发下降沿触发下降沿触发QQCPC11D D D CP下降沿时刻有效下降沿时刻有效二、二、边沿边沿D触发器触发器特性表特性表特性方程特性方程01D=0 D=1 D=1D=0状态转换图状态转换图波形图波形图置置 1置置 0 0 1 0 1Q n+1 1 1 0 0功能功能 D 0 0 1 1Q n三、边沿三、边沿JK 触发器触发器特性表特性表QQCPC11J 1K J J K K010101 01 Q nQ n+1 1 1 1 1 1 0 1 0 0 1 0 1 0 0 0 0J K功能功能1101翻转翻转置置 1置置 0保持保持0010Q n+1 1 1 1 0 0 1 0 0功能功能J KQ n01保持保持置置0置置1翻转翻转Q n简化特性表简化特性表QQ1K1JJ1J2J3 CP K1K2K3&C1特性表特性表特性方程特性方程JK0100011110nQQ n+101010011CP下降沿下降沿时刻有效时刻有效010101 01 Q n1101Q n+1翻转翻转 1 1 1 1置置 1 1 0 1 0置置 0 0 1 0 1保持保持 0 0 0 0J K0010功能功能01J=0 K=J=1 K=J=K=0 J=K=1 状态转换图状态转换图例：画出例：画出Q的波形。的波形。(设初态为设初态为0)QQCPC11J IK J J K K集成边沿集成边沿 JK 触发器触发器(1)CMOS 边沿边沿 JK 触发器触发器CC4027(2)TTL 边沿边沿 JK 触发器触发器74LS112(双双JK 触发器触发器)J K Qn RD SD CPQn+1注注 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 0 01001110保保 持持同步置同步置0同步置同步置1翻翻 转转 0 0 0 1 0 0 01不不 变变 0 1 1 0 1 1 10不用不用异步置异步置1异步置异步置0不允许不允许CC4027特性表特性表74LS112特性表特性表不不 变变01 0 1 1 1 1 1 保保 持持同步置同步置0同步置同步置1翻翻 转转01001110 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 异步置异步置1异步置异步置0不允许不允许10不用不用 1 0 0 1 0 0 Qn+1 J K Qn RD SD CP注注Q0Q0CP1C11K1JQ1Q1C11K1JCP2RR111CP1CP2Q0Q1例：画出例：画出Q0 Q1的波形。的波形。(设初态为设初态为0)(1)画波形时应首先画波形时应首先弄清时钟触发弄清时钟触发沿是上升沿还是下降沿？沿是上升沿还是下降沿？(2)弄清有无异步输入端？异步置弄清有无异步输入端？异步置 0 端和异步置端和异步置 1 端是低电端是低电平有效还是高电平有效？平有效还是高电平有效？(3)异步端不受时钟异步端不受时钟 CP 控制，将直接实现置控制，将直接实现置 0 或置或置 1。触发器工作时，应保证异步端接非有效电平。触发器工作时，应保证异步端接非有效电平。注意注意QQ1K1JKJCP C1SRSDRDQQ1K1JKJCP C1SRSDRDQQCPC11J 1K J KQQCPC11J 1K J K四、四、T 触发器触发器QQCPC11TT T CP下降沿下降沿时刻有效时刻有效 0 1 0 1Q n+1 1 1 0 0 T 0 1 1 0Q n特性表特性表保持保持翻转翻转 Q nQ n+1 1 0TQ n特性方程特性方程状态转换图状态转换图T=0 T=1 T=0T=101五、五、T 触发器触发器QQCPC1Q n Q n+1功能功能 0 1 1 0翻转翻转 CP 下降沿下降沿时刻有效时刻有效特性表特性表特性方程特性方程4.4 4.4 不同类型时钟触发器间的转换不同类型时钟触发器间的转换一、转换方法一、转换方法(一一)转换要求转换要求CPCP 已有已有触发器触发器转换转换逻辑逻辑QQ待求触发器待求触发器输输入入(二二)转换步骤转换步骤1.写出已有、待求触发器的特性方程；写出已有、待求触发器的特性方程；2.将待求触发器的特性方程变换为与已有触发器一致；将待求触发器的特性方程变换为与已有触发器一致；3.比较两个的特性方程，求出转换逻辑；比较两个的特性方程，求出转换逻辑；4.画电路图。画电路图。二、二、JK D、T、T、RS“JK”的的 特性方程：特性方程：(一一)JK D“D”的的 特性方程：特性方程：转换图转换图QQCP J JK K1J C1 IK1D(二二)JK T“T”的的 特性方程：特性方程：QQCP J JK K1J C1 IKT(三三)JK T“T ”的特性方的特性方程：程：转换图转换图QCP J JK K1J C1 IK1Q(四四)JK RS若遵守约束条件，则若遵守约束条件，则QCPS SR R1J C1 IKQ4.5 触发器的动态特性触发器的动态特性一、一、输入信号的建立时间和保持时间输入信号的建立时间和保持时间1.建立时间建立时间 tset指要求触发器输入信号指要求触发器输入信号 先于先于 CP 信号的时间。信号的时间。2.保持时间保持时间 th 指保证触发器可靠翻转，指保证触发器可靠翻转，CP 到来后输入信号需保持的时间。到来后输入信号需保持的时间。边沿边沿 D 触发器的触发器的 tset 和和 th 均均在在 10 ns 左右。左右。CPCPD D0 1 01 0 1QQ1R1SRS CP C1例例.已知上升沿触发的已知上升沿触发的RSFF，设初态为设初态为0，试画出，试画出Q端的波形。端的波形。CPRSQR=0S=1R=0S=0R=0S=0R=1S=0二、时钟触发器的传输延迟时间二、时钟触发器的传输延迟时间 指从指从 CP 触发沿到达开始，到输出端触发沿到达开始，到输出端 Q、Q 完成状态完成状态改变所经历的时间。改变所经历的时间。1.tPHL-输出端由高电平变为低电平的传输延迟时间。输出端由高电平变为低电平的传输延迟时间。2.tPLH-输出端由低电平变为高电平的传输延迟时间。输出端由低电平变为高电平的传输延迟时间。TTL 边沿边沿 D 触发器触发器7474：tPHL 40 ns tPLH 25 ns三、时钟触发器的最高时钟频率三、时钟触发器的最高时钟频率 fmax 由于每一级门电路的传输延迟，使时钟触发器的最高由于每一级门电路的传输延迟，使时钟触发器的最高工作频率受到限制。工作频率受到限制。本章本章要求要求1.理解各种类型触发器的电路结构、工作原理、性能理解各种类型触发器的电路结构、工作原理、性能比较；比较；2.掌握各种类型触发器的逻辑功能、触发方式；掌握各种类型触发器的逻辑功能、触发方式；3.了解触发器逻辑功能的转换。了解触发器逻辑功能的转换。