数字逻辑12-1教材课件

第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 3.6 只读存储器只读存储器（ROM）ROMROM分类分类掩模掩模 ROM可编程可编程 ROM（PROM Programmable ROM）可擦除可编程可擦除可编程 ROM（EPROM Erasable PROM）掩模掩模 ROMPROM生产过程中在掩模板控制下写入，内容固定，生产过程中在掩模板控制下写入，内容固定，不能更改不能更改内容可由用户编好后写入，一经写入不能更改内容可由用户编好后写入，一经写入不能更改紫外光擦除（约二十分钟）紫外光擦除（约二十分钟）EPROM存储数据可以更改，但改写麻烦，工作时只读存储数据可以更改，但改写麻烦，工作时只读EEPROM 或或 E2PROM电擦除（几十毫秒）电擦除（几十毫秒）RAM：在工作时既能从中读出（取出）信息，又能在工作时既能从中读出（取出）信息，又能随时写入（存入）信息，但断电后所存信息消失。随时写入（存入）信息，但断电后所存信息消失。ROM：在工作时只能从中读出信息，不能写入信息，在工作时只能从中读出信息，不能写入信息，且断电后其所存信息在仍能保持。且断电后其所存信息在仍能保持。存储器存储器分类分类第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 3.6.1 ROM 的结构和工作原理的结构和工作原理1.基本结构基本结构一、一、ROM 的结构示意图的结构示意图地址输入地址输入数据输出数据输出 n 位地址位地址 b b 位数据位数据A0A1An-1D0D1Db-1D0D1Db-1A0A1An-12nb ROM最最高高位位最最低低位位第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 2.内部结构示意图内部结构示意图存储单元存储单元数据输出数据输出字字线线位线位线地址译码器地址译码器ROM 存储容量存储容量=字线数字线数 位线数位线数=2n b（位）位）地地址址输输入入0单元单元1单元单元i 单元单元2n-1单元单元D0D1Db-1A0A1An-1W0W1WiW2n-1第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 3.逻辑结构示意图逻辑结构示意图(1)中大规模集成电路中门电路的简化画法中大规模集成电路中门电路的简化画法连上且为硬连接，不能通过编程改变连上且为硬连接，不能通过编程改变编程连接，可以通过编程将其断开编程连接，可以通过编程将其断开断开断开A BDCABDY&ABCY1与门与门或门或门 第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 AY=AY=AAZ=AY=AAYA1A1YA1YZ缓冲器缓冲器同相输出同相输出反相输出反相输出互补输出互补输出第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 (2)逻辑结构示意图逻辑结构示意图m0A0A1An-1m1mim2n-1译译码码器器Z0(D0)或门或门Z1(D1)或门或门Zb-1(Db-1)或门或门2n个与门构成个与门构成 n 位位二进制译码器二进制译码器,输输出出2n 个最小项。个最小项。.n个个输输入入变变量量b 个输出函数个输出函数或门阵列或门阵列与门阵列与门阵列第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 W0(m0)W2(m2)D 0=W0+W2=m0+m2二、二、ROM 的基本工作原理的基本工作原理1.电路组成电路组成二极管或门二极管或门二极管与门二极管与门W0(m0)+VCC1A111A01VccEND3END2END1END0D3 D2 D1 D0 W0(m0)W1(m1)W2(m2)W3(m3)与与门门阵阵列列(译码器译码器)或或门门阵阵列列(编码器编码器)位位线线字线字线输出输出缓冲缓冲第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 2.工作原理工作原理输出信号的逻辑表达式输出信号的逻辑表达式1A111A01VccEND3END2END1END0D3 D2 D1 D0 W0(m0)W1(m1)W2(m2)W3(m3)与与门门阵阵列列(译码器译码器)或或门门阵阵列列(编码器编码器)位位线线输出输出缓冲缓冲字线字线字字线：线：位线：位线：第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 输出信号的真值表输出信号的真值表0 00 11 01 10 1 0 1A1 A0D3 D2 D1 D01 0 1 00 1 1 11 1 1 03.功能说明功能说明(1)存储器存储器(2)函数发生器函数发生器地址地址存储存储数据数据输入变量输入变量输出函数输出函数(3)译码编码译码编码字线字线编码编码0 1 0 11 0 1 00 1 1 11 1 1 0A1 A00 00 11 01 1输入输入变量变量输出输出函数函数第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 3.6.2 ROM 应用举例及容量扩展应用举例及容量扩展一、一、ROM 应用举例应用举例用用 ROM 实现实现以下逻辑函数以下逻辑函数例例 3.6.2Y1=m(2,3,4,5,8,9,14,15）Y2=m(6,7,10,11,14,15）Y3=m(0,3,6,9,12,15）Y4=m(7,11,13,14,15）A1B1C1D1m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15Y2Y3Y4Y1译译码码器器编编码码器器1、实现组合逻辑函数、实现组合逻辑函数第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 2、用、用ROM作函数运算表作函数运算表用ROM构成能实现函数yx2的运算表电路。设x的取值范围为015的正整数，则对应的是4位二进制正整数，用BB3B2B1B0表示。根据yx2可算出y的最大值是152225，可 以 用 8位 二 进 制 数 YY7Y6Y5Y4Y3Y2Y1Y0表示。由此可列出YB2即yx2的真值表。例例 3.6.1第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 真真值值表表第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 逻逻辑辑表表达达式式第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 阵列图阵列图第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 二、二、ROM 容量扩展容量扩展1.存储容量存储容量存储器存储数据的能力，为存储器含存储单元存储器存储数据的能力，为存储器含存储单元的总位数。的总位数。存储容量存储容量 =字数字数 位数位数字字 word位位 bit1k 1:1024 个字个字 每个字每个字 1 位位 存储容量存储容量 1 k1k 4:1024 个字个字 每个字每个字 4 位位 存储容量存储容量 4 k256 8:256 个字个字 每个字每个字 8 位位 存储容量存储容量 2 k64 k 16:64 k 个字个字 每个字每个字 16 位位 存储容量存储容量 1024（1M）2.存储容量与地址位数的关系存储容量与地址位数的关系存储容量存储容量 256 48 位地址位地址256=284 位数据输出位数据输出存储容量存储容量 8k 88k=8 210=21313 位地址位地址8 位数据输出位数据输出第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 3.常用常用 EPROM2764：27128：A0 A128k 8 (64k)13 位地址输入：位地址输入：8 位数据输出：位数据输出：O0 O7输出使能端输出使能端1 输出呈高阻输出呈高阻0 使能使能片选端片选端ROM 工作工作（任意）任意）ROM 不工作输出呈高阻不工作输出呈高阻16k 8 (128k)16k=16 210=21427256：32k 8 (256k)32k=32 210=2152764VPPPGMA0A1A2A3A4A5A6A7A8A9A10A11A12CSOEO0O1O2O3O4O5O6O7VCCVIH(PGM)CSOE地地址址输输出出01其他常用的其他常用的 EPROM 第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 4.ROM 容量的扩展容量的扩展地地址址总总线线8位数据总线位数据总线16位位数数据据总总线线D(70)D(158)8 位位 16 位位地址线合并（共用）地址线合并（共用）输出使能端、片选端合并（共用）输出使能端、片选端合并（共用）数据输出端分为高数据输出端分为高 8 位和低位和低 8 位位方法方法(1)字长的扩展（位扩展）：字长的扩展（位扩展）：27256A0A14O7O0CSOE27256A0A14O7O0CSOECSOE第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 (2)字线的扩展（地址码的扩展字线的扩展（地址码的扩展 字扩展字扩展）两片两片 4 4 8 4：四片四片 32 k 8 4 32 k 8：15 位地址输入位地址输入增加两位地址增加两位地址经过经过 2 线线-4 线译码控制四个芯片线译码控制四个芯片的的ROM44位位A1 A0 D1 D0 D2 D3 ROM44位位A1 A0 D1 D2 D3 D0 1增加一位地址增加一位地址 A2（电路略）电路略）第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 3.7 组合电路中的竞争冒险组合电路中的竞争冒险3.7.1 竞争冒险的概念及其产生原因竞争冒险的概念及其产生原因一、竞争冒险的概念一、竞争冒险的概念 在组合逻辑电路中，当输入信号改变状态时，输出端可能在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号出现虚假信号 过渡干扰脉冲过渡干扰脉冲的现象，叫做竞争冒险。的现象，叫做竞争冒险。二、产生竞争冒险的原因二、产生竞争冒险的原因1.原因分析原因分析&ABY0110ABY 信号信号 A、B 不可能突变，需要经不可能突变，需要经历一段极短的过渡时间。而门电路历一段极短的过渡时间。而门电路的传输时间也各不相同，故当的传输时间也各不相同，故当A、B同时改变状态时可能在输出端产生同时改变状态时可能在输出端产生虚假信号。虚假信号。第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 2.电路举例电路举例&Y3&Y1&Y2&Y0A1B1 2 位二进制译码器位二进制译码器 假设信号假设信号 A 的变化规律如的变化规律如表中所示表中所示A B0 00 11 01 11 11 00 10 010000001产生干扰脉冲的时间：产生干扰脉冲的时间：第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 3.7.2 消除竞争冒险的方法消除竞争冒险的方法一、引入封锁脉冲一、引入封锁脉冲&Y3&Y1&Y2&Y0A1B1ABP1存在的问题：存在的问题：对对封锁脉冲的宽度和产生时间有严格的要求。封锁脉冲的宽度和产生时间有严格的要求。P1第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路&Y3&Y1&Y2&Y0A1B1AB二、引入选通脉冲二、引入选通脉冲P2P2存在的问题：存在的问题：对对选通脉冲的宽度和产生时间也有严格的要求。选通脉冲的宽度和产生时间也有严格的要求。第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路&Y3&Y1&Y2&Y0A1B1AB存在的问题：存在的问题：三、接入滤波电容三、接入滤波电容CfCf导致输出波形的边沿变坏。导致输出波形的边沿变坏。第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 四、修改逻辑设计增加冗余项四、修改逻辑设计增加冗余项3.7.2 消除竞争冒险的方法消除竞争冒险的方法&ABCAG1G2G4G3Y&G5ABC010001 11 1011100100例如：例如：由于修改设计方案得当，收到了较好的效果。由于修改设计方案得当，收到了较好的效果。第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 第三章第三章 小结小结一、组合逻辑电路的特点一、组合逻辑电路的特点一、组合逻辑电路的特点一、组合逻辑电路的特点 组合逻辑电路是由各种门电路组成的组合逻辑电路是由各种门电路组成的没有记忆功没有记忆功能能的电路。它的特点是任一时刻的输出信号只取决于的电路。它的特点是任一时刻的输出信号只取决于该时刻的输入信号，而与电路原来所处的状态无关。该时刻的输入信号，而与电路原来所处的状态无关。逻辑图逻辑图逻辑表达式逻辑表达式化简化简真值表真值表说明功能说明功能二、组合逻辑电路的分析方法二、组合逻辑电路的分析方法二、组合逻辑电路的分析方法二、组合逻辑电路的分析方法 三、组合逻辑电路的设计方法三、组合逻辑电路的设计方法三、组合逻辑电路的设计方法三、组合逻辑电路的设计方法 逻辑抽象逻辑抽象列真值表列真值表写表达式写表达式化简或变换化简或变换画逻辑图画逻辑图第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 练习练习 写出图中所示电路的逻辑表达式，说明其功能写出图中所示电路的逻辑表达式，说明其功能ABY1111 解解 1.逐级写出输出逻辑表达式逐级写出输出逻辑表达式2.化简化简3.列真值表列真值表0 00 11 01 110014.功能功能 输入信号相同时输入信号相同时输出为输出为1，否则为，否则为0 同或同或。第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 四、常用中规模集成组合逻辑电路四、常用中规模集成组合逻辑电路四、常用中规模集成组合逻辑电路四、常用中规模集成组合逻辑电路 1.加法器：加法器：实现两组多位二进制数相加的电路。实现两组多位二进制数相加的电路。根据进位方式不同，可分为串行进位加法根据进位方式不同，可分为串行进位加法器和超前进位加法器。器和超前进位加法器。2.数值比较器：数值比较器：比较两组多位二进制数大小的电路。比较两组多位二进制数大小的电路。集成芯片：集成芯片：74LS183（TTL）、）、C661（CMOS）双全加器双全加器两片双全加器（如两片双全加器（如74LS183）四位串行进位加法器四位串行进位加法器74283、74LS283（TTL）CC4008（CMOS）四位二进制超前进位加法器四位二进制超前进位加法器集成芯片：集成芯片：7485、74L 85（TTL）CC14585、C663（CMOS）四位数值比较器四位数值比较器第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 3.编码器：编码器：将输入的电平信号编成二进制代码的电路。将输入的电平信号编成二进制代码的电路。主要包括二进制编码器、二主要包括二进制编码器、二 十进制编码十进制编码器和优先编码器等。器和优先编码器等。4.译码器：译码器：将输入的二进制代码译成相应的电平信号。将输入的二进制代码译成相应的电平信号。主要包括二进制译码器、二主要包括二进制译码器、二 十进制译码十进制译码器和显示译码器等。器和显示译码器等。集成芯片：集成芯片：74148、74LS148、74LS348（TTL）8 线线 3 线优先编码器线优先编码器74147、74LS147（TTL）10 线线 4 线优先编码器线优先编码器集成芯片：集成芯片：74LS138（TTL）3线线 8线译码器（二进制译码器）线译码器（二进制译码器）7442、74LS42（TTL）4线线 10线译码器线译码器74247、74LS247（TTL）共阳极显示译码器共阳极显示译码器7448、74248、7449、74249等（等（TTL）共阴极显示译码器共阴极显示译码器第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 5.数据选择器：数据选择器：在地址码的控制下，在同一时间内从在地址码的控制下，在同一时间内从多路输入信号中选择相应的一路信号多路输入信号中选择相应的一路信号输出的电路。常用于数据传输中的并输出的电路。常用于数据传输中的并-串转换。串转换。集成芯片：集成芯片：74151、74LS15174251、74LS251（TTL）8 选选 1 数据选择器数据选择器6.数据分配器：数据分配器：在地址码的控制下，将一路输入信号在地址码的控制下，将一路输入信号传送到多个输出端的任何一个输出端传送到多个输出端的任何一个输出端的电路。常用于数据传输中的串的电路。常用于数据传输中的串-并转并转换。换。集成芯片：集成芯片：无专用芯片，可用二进制集成译码器实现。无专用芯片，可用二进制集成译码器实现。第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 五、用中规模集成电路实现组合逻辑函数五、用中规模集成电路实现组合逻辑函数五、用中规模集成电路实现组合逻辑函数五、用中规模集成电路实现组合逻辑函数1.数据选择器：数据选择器：为多输入单输出的组合逻辑电路，为多输入单输出的组合逻辑电路，在输入数据都为在输入数据都为 1 时，它的输出表时，它的输出表达式为地址变量的全部最小项之和，达式为地址变量的全部最小项之和，适用于实现单输出组合逻辑函数。适用于实现单输出组合逻辑函数。2.二进制译码器：二进制译码器：输出端提供了输入变量的全部最输出端提供了输入变量的全部最小项，而且每一个输出端对应一小项，而且每一个输出端对应一个最小项，因此，二进制译码器个最小项，因此，二进制译码器辅以门电路（与非门）后，适合辅以门电路（与非门）后，适合用于实现单输出或多输出的组合用于实现单输出或多输出的组合逻辑函数。逻辑函数。第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 六、只读存储器（六、只读存储器（六、只读存储器（六、只读存储器（ROMROM）1.功能：功能：用于存放固定不变的数据，存储内容不能随用于存放固定不变的数据，存储内容不能随 意改写。工作时，只能根据地址码读出数据。意改写。工作时，只能根据地址码读出数据。2.特点：特点：工作可靠，断电后，数据不会丢失。工作可靠，断电后，数据不会丢失。3.分类：分类：固定固定 ROM（掩模掩模 ROM）和可编程和可编程 ROM（PROM）包括包括 EPROM（电写入紫外线擦除）和电写入紫外线擦除）和 E2PROM（电写入电擦除）。电写入电擦除）。PROM都要用专用的编程器对芯都要用专用的编程器对芯片进行编程。片进行编程。七、竞争和冒险七、竞争和冒险七、竞争和冒险七、竞争和冒险 当门电路的两个输入信号同时向相反方向变化时，输出端可当门电路的两个输入信号同时向相反方向变化时，输出端可能出现干扰脉冲。消除方法：加封锁脉冲、加选通脉冲、接滤波能出现干扰脉冲。消除方法：加封锁脉冲、加选通脉冲、接滤波电容、电容、修改逻辑设计修改逻辑设计等。等。第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 习题讲评：习题讲评：&1&1ABY2C11&1Y3ABA+B(A+B)CY2=AB+(A+B)CABCA+B+CY2Y3=ABC+(A+B+C)Y2题题3-1：解解:(2)写出表达式写出表达式第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 A B C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y2Y3A B CY2Y30 00 10 11 00 11 01 01 1(2)列真值表列真值表(3)功能描述功能描述(a)Y2是裁决电路的输出，是裁决电路的输出，Y3是检奇电路的输出。是检奇电路的输出。(b)整个电路实现全加器的功能，整个电路实现全加器的功能，Y3为和输出，为和输出，Y2为进位输出。为进位输出。第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 =1=1=1&D3D2D1D011Y2Y3Y1题题3-14：设计一个组合电路，其输入是：设计一个组合电路，其输入是4位二进制数位二进制数D=D3D2D1D0，要求能判断出下列三种情况：，要求能判断出下列三种情况：（1）D中没有中没有1；（2）D中有两个中有两个1；（3）D中有奇数个中有奇数个1。解解:(1)输入输入D3、D2、D1、D0 输出输出Y1、Y2、Y3 D中没有中没有1时时Y1=1 D中有两个中有两个1时时Y2=1 D中有奇数个中有奇数个1时时Y3=1(2)写出表达式写出表达式第三章第三章第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 作业：作业：P227 题题3-19