数字实验四组合逻辑电路的设计与测试实验报告.doc

学生实验报告院别电子信息学院课程名称 电子技术实验班级无线技术12实验名称组合逻辑电路的设计与测试姓名Alvin实验时间 2014年 5月 15日学号33指导教师 文毅报 告 内 容一、实验目的和任务1.掌握组合逻辑电路的分析与设计方法。2.加深对基本门电路使用的理解。二、实验原理介绍1、组合电路是最常用的逻辑电路，可以用一些常用的门电路来组合完成具有其他功能的门电路。例如，根据与门的逻辑表达式Z= AB = 得知，可以用两个非门和一个或非门组合成一个与门，还可以组合成更复杂的逻辑关系。2、分析组合逻辑电路的一般步骤是：(1) 由逻辑图写出各输出端的逻辑表达式；(2) 化简和变换各逻辑表达式；(3) 列出真值表；(4) 根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。3、设计组合逻辑电路的一般步骤与上面相反，是：（1）根据任务的要求，列出真值表；（2）用卡诺图或代数化简法求出最简的逻辑表达式；（3）根据表达式，画出逻辑电路图，用标准器件构成电路；（4）最后，用实验来验证设计的正确性。4、组合逻辑电路的设计举例(1) 用“与非门”设计一个表决电路。当四个输入端中有三个或四个“1”时，输出端才为“1”。设计步骤：根据题意，列出真值表如表13-1所示，再填入卡诺图表13-2中。表13-1 表决电路的真值表表13-2 表决电路的卡诺图然后，由卡诺图得出逻辑表达式，并演化成“与非”的形式： 最后，画出用“与非门”构成的逻辑电路如图13-1所示：图13-1 表决电路原理图输入端接至逻辑开关（拨位开关）输出插口，输出端接逻辑电平显示端口，自拟真值表，逐次改变输入变量，验证逻辑功能。三、实验内容和数据记录1.设计一个四人表决器。2.设计一个半加器。3.设计一个全加器。 (1)四人表决器真值表ABCDF00000000100010000110010000101001100011111000010010101001011111000110111110111111ABCiCoS0000000101010010111010001101101101011111(2)半加器真值表ABCiS0000010110011110 (3)全加器真值表4、 实验结论 1.在设计逻辑电路时候，我们的步骤是 列出真值表 卡诺图推出逻辑表达式确定芯片 画出电路图 设计 2.在设计过程中，如果缺乏元某芯片，可通过逻辑表达式的转换，用其他芯片代替，例如用摩根律的转化，可实现与非门、或门的转换。 成绩教师签名 文毅批改时间年 月 日