南京理工大学电子线路课程设计(优秀).doc

南 京 理 工 大 学电子线路课程设计实验报告摘 要 本次实验利用QuartusII7.0软件并采用DDS技术、FPGA芯片和DA转换器，设计了一个直接数字频率信号合成器，具有频率控制、相位控制、测频、显示多种波形等功能。 并利用QuartusII7.0软件对电路进行了详细的仿真，同时通过SMART SOPC实验箱和示波器对电路的实验结果进行验证。 报告分析了整个电路的工作原理，还分别说明了设计各子模块的方案和编辑、以及仿真的过程。并且介绍了如何将各子模块联系起来，合并为总电路。最后对实验过程中产生的问题提出自己的解决方法。并叙述了本次实验的实验感受与收获。关键词 数字频率信号合成器 频率控制 相位控制 测频 示波器AbstractThis experient introduces using QuartusII7.0software, DDS technology，FPGA chip and DA converter to design a multioutput waveform signal generator in which the frequency and phase are controllable and test frequency,display waveform.It also make the use of software QuartusII7.0 a detailed circuit simulation, and verify the circuit experimental results through SMART SOPC experiment box and the oscilloscope.The report analyzes the electric circuit principle of work,and also illustrates the design of each module and editing, simulation, and the process of using the waveform to testing each Sub module. Meanwhile,it describes how the modules together, combined for a total circuit. Finally the experimental problems arising in the process of present their solutions. And describes the experience and result of this experiment.Keywords multioutput waveform signal- generator frequency controllable phase controllable test frequency oscilloscope目 录一、实验目的与要求.4二、电路工作原理4三、子模块设计原理.83.1 分频电路.83.2频率预置和调节电路.113.3累加寄存电路.133.4相位控制电路.153.5波形存储电路.153.6测频电路.183.7译码显示电路.203.8波形选择电路.223.9 节省ROM的设计233.10总电路.253.11AM调制25四、调试.29五、编程下载.29六、波形结果.29七、结论.32八、实验小结.32参考文献.33一实验目的与要求本实验使用DDS的方法设计一个任意频率的正弦信号发生器，要求具有频率控制、相位控制、测频、切换波形，动态显示以及使能开关等功能。利用QuartusII7.0完成设计、仿真等工作。并利用SmartSOPC实验箱实现电路，用示波器观察输出波形。基本要求如下：1、 利用QuartusII软件和SmartSOPC实验箱实现DDS的设计。2、 DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA 芯片中的RAM实现，RAM结构配置成409610类型。3、 具体参数要求：频率控制字K取4位；基准频率fc=1MHZ，由实验板上的系统时钟分频得到。4、 系统具有清零功能。5、利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到输出波形。6、通过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波器观察加以验证。提高部分要求：1、 通过按键（实验箱上的Si）输入DDS的频率和相位控制字，以扩大频率控制和相位控制的范围；(注意：按键后有消颤电路)2、 能够同时输出正余弦两路正交信号；3、 在数码管上显示生成的波形频率；4、 充分考虑ROM结构及正弦函数的特点，进行合理的配置，提高计算精度；5、 设计能输出多种波形（三角波、锯齿波、方波等）的多功能波形发生器；6、 在DDS的基础上，完成AM调制；二电路工作原理（1）DDS概念直接数字频率合成器（Direct Digital Frequency Synthesizer）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。（2）DDS的组成及工作原理频率预置与调节电路 作用：实现频率控制量的输入；不变量K被称为相位增量，也叫频率控制字。累加器 相位累加器的组成= N位加法器+N位寄存器；相位累加器的作用：在时钟的作用下，进行相位累加。 应注意：当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作。DDS的输出频率为：f0=fCK/2N ；DDS输出的最低频率：K=1时，fC/2N DDS输出的最高频率：Nyquist采样定理决定，即fC/2；K的最大值为2N-1结论：只要N足够大，DDS可以得到很细的频率间隔。 要改变DDS的输出频率，只要改变频率控制字K即可。 波形存储器作用：进行波形的相位幅值转换。原理： ROM的N位地址 把0O360O的正弦角度离散成具有2N个样值的序列ROM的D位数据位 把2N个样值的幅值量化为D位二进制数据(有符号数)D/A转换器D/A转换器的作用：把已经合成的正弦波的数字量转换成模拟量。 低通滤波器 D/A转换器的作用：滤除生成的阶梯形正弦波中的高频成分，将其变成光滑的正弦波。 时钟脉冲发生电路模块提供电路各模块工作所需要的时钟脉冲;本次设计的电路需要将振荡源提供的48MHZ的脉冲频率分为：1MHz,1KHz,1Hz,0.5Hz。显示电路：显示电路输出波形的频率以及频率和相位控制字。测频模块：测试电路输出的各种信号的频率。ROM模块预先存储了正弦波与余弦波以及三角波，锯齿波，方波等的二进制幅值且存储单元有212=4096，每个单元存储的幅值大小用10位二进制数来表示。频率和相位均可控制的具有正弦和余弦输出的DDS核心单元电路示意图如下图所示： 每来一个CLOCK，加法器就将频率控制字fwrod与累加寄存器输出的累加相位数据相加，相加的结果又反馈送至累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此，相位累加器在每一个时钟脉冲输入时，把频率控制字累加以此，相位累加器输出的数据作为波形存储器的相位取样地址，这样就可把存储在波形存储器内的波形抽样值进行找表查出，完成相位到幅值的转换。由于相位累加器为N位，相当于把正弦信号在相位上的精度定为N位，所以分辨率为1/2N。若系统时钟频率为fc，频率控制字fword为1，则输出频率为fOUT=fC/2N，这个频率相当于基频。若fword为K，则输出频率为：fout=K* fC/2N当系统输入时钟频率fC不变时，输出信号的频率由频率控制字K所决定。由上式可得：K=2N*fout/fC，其中，K为频率字，注意K要取整，会有误差。三、各子模块设计3.1分频电路本实验中使用的 SmartSOPC 实验系统给出的振荡频率源为 48MHz ，因此我们需要使用分频电路得到作为直接数字频率合成器电路所使用的各种频率脉冲。累加器电路中的寄存时钟信号、 ROM 的 CLOCK 使用 1MHz 脉冲频率 ，动态译码显示电路使用 1KHz 脉冲频率，频率、相位控制电路、模16电路使用 1Hz脉冲频率，测频电路使0.5Hz。所以我们进行如下电路的设计：（1）2分频电路二分频电路由一个D触发器构成，原理图如下：二分频器仿真波形如下图：（2）48分频电路3分频电路由74160构成一个模3计数器，原理图如下：8分频电路由三个2分频电路串联而成，24分频电路由3分频器和8分频器串联而成，48分频电路由24分频器和2分频器串联而成，原理图如下：48分频电路仿真波形如下：（3）1000分频电路10分频电路由74163构成一个模10计数器，并实现占空比为50%，原理图如下：10分频电路仿真波形如下：1000分频电路由三个10分频器串联而成，原理图如下：（4）脉冲发生总图封装如下：封装图各引脚说明：Input：48MHZ：接时钟信号输入端（即48MHZ）output：1/2HZ：引出0.5HZ信号1HZ：引出1HZ信号1KHZ：引出1000HZ信号1MHZ：引出1MHZ信号3.2频率预置和调节电路频率预置与调节电路由1片模16的74161计数器组成，1Hz信号输入让其变化。该模块有清零和保持端，通过开关控制，以便计数到需要值时保持或清零。频率频率预置与调节电路实现频率控制量（步长）的输入。其中，K被称为相位增量，也叫频率控制字。DDS的输出频率表达式为fout=K*fc/2N，当K=1时，DDS输出最低频率为fc/2N，而DDS的最高输出频率由Nyquist采样定理决定，即fc/2，也就是说K的最大值为2N-1。电路图如下：仿真波形如下：封装如下：封装图各引脚说明：Input：baochi：接保持开关qingling：接清零开关1hz：接1hz脉冲output：k3.0：计数器的输出3.3累加寄存电路相位累加器结构图如下图所示：相位累加器由12位加法器与12位寄存器级联构成。每来一个时钟脉冲，加法器将频率控制字K与寄存器输出的累加相位数据相加，再把相加后的结果送至寄存器的数据输入端。寄存器将加法器的上一个时钟作用后所产生的相位数据反馈至加法器的输入端，以使加法器在下一个时钟作用下继续与频率控制字进行相加。这样，相位累加器在时钟作用下，进行相位累加。当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作。（1）12位加法器12位加法器由3片7483全加器级联而成，将频率控制字K与寄存器输出的累加相位数据相加，原理图如下：封装如下：封装图各引脚说明：Input：a11.0：上一个累加结果输入 k3.0：频率控制字输入output：s11.0：加法器的输出（2）12位寄存器寄存器电路由3片74175构成，以达到寄存、累加的目的。原理图如下：封装如下：封装图各引脚说明：Input：CLR：清零端 IN1MHZ：1MHZ脉冲输入S11.0：寄存数据输入EN：使能端output：qk11.0：寄存器的输出3.4相位控制电路相位控制模块实际上是用一个12位加法器将之前累加器的输出结果的高四位与四位相位控制字相加，从而构成相位控制模块。由相位控制字控制相位的高4位，使相位较大幅度的变化，从而达到改变相位的目的。原理图如下：封装如下：封装图各引脚说明：Input：a11.0：接寄存器的输出 p11.0：相位控制输入output：sp11.0：相位控制器的输出3.5波形存储电路进行波形的相位幅值转换原理图如下图所示：ROM的N位地址把0O360O的正弦角度离散成具有2N个样值的序列，ROM的D位数据位则2N个样值的幅值量化为D位二进制数据。这样2N个样值的正弦值以D位二进制数值固化在ROM中。按照同样的方法，在ROM里存储相应波形的幅度量化序列即可得到余弦波ROM、三角波ROM、锯齿波ROM、方波ROM。正弦波函数：存储数据=round(sin(n*2/4096)*512+512余弦波函数：存储数据=round(cos(n*2/4096)*512+512 round(n/2)+512,0n1023三角波函数：存储数据= 1024-round(n/2)+512,1023n3071 round(n/2)-2048+512，3071n4095锯齿波函数：存储数据=round(n/4)方波函数：存储数据= 1023，0n2047 0,2047start compilation”进行全编译，无错误。五、编程下载打开实验箱开关，点击Quartus II工具栏中的按钮，在“Program/configure”列下的复选框中大勾后，点击“Start”按钮往芯片中下载程序。下载程序完成后，操作实验箱上的各开关，可实现设计的各种功能。六、波形结果正余弦波形：三角波波形：锯齿波波形：方波波形：余弦调制波形：三角波调制波形：锯齿波调制波形：方波调制波形：七、结论该程序能实现在示波器上各种波形的显示，并且通过开关能够正确改变波形的幅度和相位。八、实验小结因为有了上一周刚刚做过的EDA的实验，我们在软件使用和电路设计上都有了很多经验，所以本次实验完成速度较快，并且做了很多附加电路。当然，在本次实验过程中我们也还是遇到了一些问题，具体如下：（1） 译码显示时，想显示出频率控制字和相位控制字，但发现出现乱码。查阅资料后发现我的模16计数器是二进制的，要想输给显示译码器，首先要转码变成十进制的计数器。所以我做了一个和频率控制同步的十进制计数器来解决此问题。（2） 生成MIF文件的时候遇到了一些麻烦，经过不断查阅资料和研究，最终找到了一个快速简便的方法（matlab编程）来生成MIF文件。（3） 做节省ROM空间时，正弦输出的波形有毛刺。在问过老师和与同学讨论之后，我在电路中增加了两个寄存器来延缓，最终消除毛刺，达到输出正弦波形的目的。（4） AM调制时，因为根据公式做加法器量化时，只加上了1，出现较大误差，经过查阅资料，最终改正。感想和体会：通过此次电子线路课程设计，我学到了许多东西。因为本次的电子线路课程设计是紧接着EDA(2)设计的，所以，在软件使用上，我们已打好了基础，所以，这次就会显的比较轻车熟路，基本没有碰到几个大问题，并且很好的完成了附加功能的设计。而且，对于专业知识，如数字逻辑电路不仅是在理论上掌握，而且能灵活的运用于实践中。总之，我觉得这类实践课程对我是很有用的，在经过了理论的学习后，通过实践后能更透彻的了解知识的运用，我想，这对日后无论是工作，还是考研的我都是很有帮助的。正式实验前，我按照老师的要求做了认真的预习，写了预习报告，把mif文件用VC程序产生好，AM调制的原理复习了一下，频率字和相位字的控制、测量思想也都想明白了，只等着到实验室正式开始做。我很享受在做实验的过程中不断出错、改错的过程，一个又一个挑战不断地磨练我的耐性，迫使我提高自己理性处理问题的能力。我在做实验的过程中发现错误、改正错误的能力得到了极大的提高，现在回想每一天的实验内心会有很强烈的满足感。深深的希望以后能有更多的机会让我呆在EDA实验室，更多的接触FPGA开发实验板，使我开发嵌入式系统的能力得到进一步提高。期望及要求：本次实验最大的遗憾就是在设计电路时用的是原理图的方式，而没有采用VHDL程序语言编写。所以，我对自己的期望与要求就是利用课余时间学习VHDL语言，利用课余时间多看些关于电路设计的书籍，多参加点类似这种实验的课余活动，为自己多打些理论基础和实践经验。这样的话，我相信日后无论是选择继续深造还是直接工作，这些东西都会对我有非常大的帮助。参考文献 1蒋立平.数字逻辑电路与系统设计. 北京：电子工业出版社，2009. 2 EDA设计实验指导书. 南京理工大学电子技术中心,2010.