电平异步时序逻辑电路设计.ppt

5 3电平异步时序逻辑电路的设计 1 建立原始流程表根据原始时间图或总态图形成流程表 建立过程如下 画出典型输入 输出时间图并设立相应状态画时间图时应正确体现设计要求 满足不允许两个或两个以上输入信号同时变化的约束条件 并尽可能反映输入信号在各种取值下允许发生的变化 5 3 1设计步骤 例 某电平异步时序电路有两个输入x1和x2 一个输出Z 输入输出关系为 当x1x2的变化序列为00 01 11时 Z 1 否则Z 0 画出典型输入 输出时间图 并设立相应状态 建立原始流程表 画出原始流程表 填入稳态和相应输出 填入非稳态并指定非稳态下的输出 填入无关状态和无关输出 解 画出典型输入 输出时间图 并设立相应状态t0t1t2t3t4t5t6t7t8t9t10 x1x20010000111101101001011x1x2Z 例 某逻辑电路有两个输入x1和x2 一个输出Z 输入输出关系为 当x1x2 00时Z 0 此后x1x2 01或x1x2 10时Z 1 当x1x2 11时Z 1 此后x1x2 01或x1x2 10时Z 0 作出此电路流程表 建立原始流程表 作原始流程表 填入稳态和相应输出 时间图中标出6个稳态 将各稳态和输出填入表内与二次状态 输入取值对应的行 列位置 填入非稳态及输出 完善流程表 根据状态转移关系和非稳态下输出法则 在流程表中填入非稳态及输出 填入无关状态和无关输出对表中各稳态下输入变化不允许到达的列 填入无关状态和输出 d 化简 2 化简流程表原始流程表的化简建立在状态相容基础上 原始流程表的每一行代表一个稳态 相容状态的概念被引申到相容行的概念 相容行 如果原始流程表中两行 或多行 的每一列的激励状态和输出状态都是相容的 那么这两行就是相容行 在检查激励状态时 按以下原则确定稳态 非稳态和任意状态的相容性 稳态i和非稳态i相容 合为稳态i 若稳态i与稳态j相容 则稳态i与非稳态j相容 非稳态i j相容 稳态i和非稳态i均与任意状态 d 相容 任意状态 d 与任意状态 d 相容 引入相容行概念后 原始流程表的化简与不完全给定状态表的化简过程相同 其一般步骤为 作隐含表 找出相容行 作合并图 求出最大相容行类 从相容行类中选择一个最小闭覆盖 作出最简流程表 解 作隐含表 找出相容行 根据相容行判断规则 经顺序比较和关联比较 可找出相容行对 表中打 处为相容行对 例 化简原始流程表 作合并图 求最大相容类 最大相容类为 1 2 3 4 5 6 2 6 3 5 略 从三个最大相容类中挑选 1 2 3 4 5 6 的集合 可满足覆盖 最小 闭合条件 因此为原始流程表的最小闭覆盖 作出最简流程表将最小闭覆盖中的两个最大相容类 1 2 3 4 5 6 分别用A B表示 代入原始流程表 可得最简流程表 选择最小闭覆盖 3 状态编码根据化简后的状态数目确定二进制代码的位数 并选择状态分配方案 将每个状态用一个二进制代码表示 在同步时序逻辑电路设计中 选择分配方案主要考虑化简 而在电平异步时序逻辑电路设计中 选择分配方案主要考虑临界竞争 为消除临界竞争 在确定分配方案时采用相邻状态 相邻分配方法 相邻状态 是指稳态下输入取值作相邻变化时 需要直接转换的状态 相邻分配 是指分配给相邻状态的代码 为相邻代码 仅一位不同 按此原则 可保证状态转移时仅有一个状态变量变化 可避免竞争 为了体现各状态的相邻关系 用圆圈表示状态 用线段连接两个相邻状态 可得到状态相邻图 例 对下列流程表进行状态编码 根据 相邻状态相邻分配 原则 流程表中A B A C C D为相邻状态 由此可作出状态相邻图 根据 相邻分配 原则 为A B A C C D分配的二进制代码应为相邻代码 并确定状态分配方案 将流程表中的状态用相应的二进制编码表示 可得对应的二进制流程表 4 确定激励状态和输出函数表达式可根据二进制流程表作出激励函数 输出函数卡诺图 经化简后可得到激励函数 输出函数最简表达式 如上例中 5 3 2电平异步时序逻辑电路设计举例 例 用与非门设计一个单脉冲发生器 电路输入x1 x2 输出Z 不按按钮 x1 0 时 脉冲被封锁 按下按钮并释放 x1由0 1再由1 0 后 输入端将一个完整脉冲送输出端Z 每启动一次 必须在输出一个完整脉冲后才可再次启动 解 建立原始流程表 根据题意可作出典型输入 输出时间图 规定每启动一次 必须输出一个完整脉冲后才能再次启动 所以在稳态 不允许输入从10 11 在稳态 不允许输入从00 01 在稳态 不允许输入从10 11 故在流程表响应位置上填入任意状态和任意输出 d 不允许出现的状态进行同样处理 化简流程表根据相容行判断法则 可作出隐含表 从隐含表可得相容行对为 1 2 3 4 3 5 3 6 4 5 据此可作出状态合并图 其最大相容行类为 1 2 3 4 5 3 6 7 根据选择最小闭覆盖条件 选择相容行类集合 1 2 3 4 5 6 7 将相容行类分别用A B C D表示 可得最简流程表 状态编码根据流程表作出状态相邻图 设二次状态用y2 y1表示 A B C D分别用00 01 11 10表示 将状态编码代入最简流程表 得二进制流程表 确定激励函数和输出函数表达式根据二进制流程表 作出激励函数和输出函数卡诺图 x2x1Y2y2y100011110 00011110 x2x1Y1y2y100011110 00011110 x2x1Zy2y100011110 00011110 根据卡诺图化简 可得到激励函数和输出函数表达式 画出逻辑电路图将激励函数和输出函数表达式书写为 与非 与非 表达式 用与非门实现给定功能的逻辑电路