实时数字信号处理绪论

上传人:zhu****ng 文档编号:252988817 上传时间:2024-11-27 格式:PPT 页数:30 大小:362KB
返回 下载 相关 举报
实时数字信号处理绪论_第1页
第1页 / 共30页
实时数字信号处理绪论_第2页
第2页 / 共30页
实时数字信号处理绪论_第3页
第3页 / 共30页
点击查看更多>>
资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,*,实时数字信号处理,绪论,数字信号处理是一门发展迅速的重要学科,涉及面越来越广泛,理论越来越深入,算法越来越复杂。,数字信号处理器是实现数字信号处理的首选器件,其体系结构在设计上考虑了数字信号处理一般算法的特点。,音视频媒体处理应用普及,以及对操作控制方面的要求,产生了将计算和控制有机融合在一个芯片上的趋势。,新型数字信号处理器在实现复杂音视频媒体处理算法基础上,提供了完成事务管理的控制功能,嵌入式媒体处理芯片,对称多核媒体处理器,ADSP-BF561,对称双核嵌入式媒体处理器,实现更加复杂的计算和灵活的控制,更加有效的应用模式,数字信号处理基本概念,世界上有各种各样需要研究的信号。,人们用感知认识世界、获取信息。,人们通过各种手段改变世界。,数字信号处理(Digital Signal Processing,DSP)是20世纪60年代前后发展起来的一门新兴学科。,现代信号处理理论,涉及到非常复杂的算法和大量的计算,增加了实时处理难度,分布式、并行计算,并行计算机系统、DSP芯片的阵列处理系统,通用计算机和DSP都朝着多核发展,数字信号处理算法基本特点,乘累加(MAC),根据线性时不变离散时间系统的单位脉冲响应,系统响应可采用卷积和来计算。,用差分方程描述的系统的响应计算。,信号互相关函数计算,离散傅立叶变换(DFT),离散余弦变换(DCT),循环,数字信号处理实现方法,理论、实现、应用,1822年傅立叶级数理论,研究各种应用算法和快速算法,1965年快速傅立叶变换(FFT),数字信号处理的实现方法经历了一个较长的发展过程。,1982,TI TMS320C10,数字信号处理的实现方法,1)通用计算机上软件实现。,2)通用计算机系统中专用加速处理机实现。,3)专用DSP芯片实现。,4)通用单片机实现。,5)FPGA实现。,6)通用可编程DSP实现。,数字信号处理系统及特点,数字系统有如下优点:,1)接口方便,符合工业标准的数字系统或设备在设计上都考虑了兼容性,2)编程方便,数字器件一般具有可编程性,3)稳定性好,数字系统受环境温度以及噪声的影响较小,4)精度高,数字器件一般可实现16-bit、24-bit、32-bit数据,甚至更高,5)可重复性好,数字系统基本上不受元器件参数变化的影响,6)集成方便,数字系统中的数字部件一般都有高度规范性,数字系统的突出优点使其得到了广泛应用。,输出,输入,抗混,叠滤,波器,A/D,数字,处理,器件,D/A,平滑,滤波,数字信号处理系统及特点,设计的一般过程,事前准备阶段。确定系统性能指标、信号处理的各种具体要求。,2)算法模拟阶段。一个关键是要研究有效算法,高级语言验证。例如,视频压缩算法要考虑到编码速率和编码质量,不同应用有不同要求,因为二者具有矛盾性。,3)系统设计阶段。根据算法运算量、运算精度、接口、系统成本、功耗等选择硬件并设计。根据算法和所选择的器件编写程序,一般采用高级语言和汇编语言混合编程。,4)系统调试阶段。硬件调试一般采用硬件仿真器、示波器、逻辑分析仪等进行。软件调试一般要借助于开发工具,如软件模拟器、开发系统等。算法调试一般采用比较法,与高级语言算法模拟结果的输出进行比较。,5)运行调试阶段。各个环节的配合对整体系统实时性的影响,以及噪声、环境变化对稳定性的影响。重新设计、修改算法。,数字信号处理器基本概念,一种特别适合于进行数字信号处理运算的微处理器,或者说主要是为快速实现各种数字信号处理算法而设计的。,目前,DSP芯片已广泛应用,第一颗DSP芯片,1978年AMI公司发布的S2811,1979,Intel,商用可编程器件2920,是DSP芯片的一个主要里程碑,但上述两种芯片内部都没有单周期乘法器,1980,NEC,uPD7720,第一个具有乘法器的商用DSP芯片。,TI TMS320系列、ADI ADSP系列、Motolora的MC系列、AT&T的DSPX系列、Zoran的ZR系列、Inmos的IMSA系列、NEC的PD系列等。,数字信号处理器基本概念,TI,第一代DSP芯片TMS32010及系列产品,第二代DSP芯片TMS32020、TMS320C25/C26/C28等,第三代DSP芯片TMS320C30/C31/C32等,第四代DSP芯片TMS320C40/C44等,第五代DSP芯片TMS320C5X/C54X等,第六代DSP芯片TMS320C62X/C67X等,ADI,16位的定点DSP产品ADSP-21xx系列、Blackfin ADSP-215xx系列,32位的浮点DSP产品SHARC系列、TigerSHARC系列,混合信号处理DSP产品ADSP-2199X系列,嵌入式电机控制DSP产品ADMC系列等,数字信号处理器基本概念,系列,型号,类型,处理能力,片内存储器,(程序+数据),电源电压,(V),内嵌ADC,单元,Blackfin,ADSP-21535P,16位定点,600MMACS,154K,1.5,ADSP-21532S,16位定点,600MMACS,58K,2.25-3.6,ADSP-21xx,ADSP-2191M,16位定点,160MMACS,32K32K,2.5,ADSP-2195M,16位定点,160MMACS,32K16K,2.5,ADSP-2196M,16位定点,160MMACS,24K8K,2.5,ADSP-2188N,16位定点,80MMACS,48K56K,1.8,ADSP-2189N,16位定点,80MMACS,32K48K,1.8,ADSP-2187N,16位定点,80MMACS,32K32K,1.8,ADSP-2185N,16位定点,80MMACS,16K16K,1.8,ADSP-2186N,16位定点,80MMACS,8K8K,1.8,ADSP-2184N,16位定点,80MMACS,4K4K,1.8,ADSP-2188M,16位定点,75MMACS,48K56K,2.5,ADSP-2189M,16位定点,75MMACS,32K48K,2.5,ADSP-2185M,16位定点,75MMACS,16K16K,2.5,ADSP-2186M,16位定点,75MMACS,8K8K,2.5,数字信号处理器基本概念,系列,型号,类型,处理能力,片内存储器,(程序+数据),电源电压,(V),内嵌ADC,单元,SHARC,ADSP-21161N,32位浮点,600MLOPS,1 Mbits,1.8/3.3,ADSP-21160M,32位浮点,480MLOPS,4 Mbits,2.5/3.3,ADSP-21160N,32位浮点,570MLOPS,4 Mbits,1.9/3.3,ADSP-21060,32位浮点,198MLOPS,4 Kbits,3.3/5,ADSP-21065L,32位浮点,198MLOPS,544 Kbits,3.3,TigerSHARC,ADSP-TS101S,32位浮点,1500MLOPS,6 Mbits,1.2/3.3,ADSP-TS201S,32位浮点,3GFLOPS,24 Mbits,1.0/2.5,混合信号,ADSP-21990,16位定点,160MIPS,4K+4K,14-bit20MSPS,ADSP-21991,16位定点,160 MIPS,8K+32K,14-bit20MSPS,电机控制,ADMC401,16位定点,26 MIPS,2K+1K,8通道12-bit,ADMC32x,16位定点,20 MIPS,0.5K+0.5K,可变,ADMCF32x,16位定点,20 MIPS,0.5K+0.5K,可变,ADMC341/F341,16位定点,20 MIPS,0.5K+0.5K,6通道10-bit,数字信号处理器基本概念,型号,时钟频率,(MHz),FIR滤波器,(每阶)/ns,IIR滤波器,(每个二阶,级联阶)/ns,1024点复FFT,(基4),平方根,的倒数,(ns),除法,(ns),ADSP-21161N,100,5,40,171us,60,40,ADSP-21060,40,25,100,0.46ms,225,150,ADSP-21062,40,25,100,0.46ms,225,150,ADSP-21065L,66,15,60,0.27ms,135,90,ADSP-TS101S,250,2.2,39.34us(基2),ADSP-TS201S,500,1.0,20.0us(基2),数字信号处理器技术特点,DSP芯片一般具有如下基本特点:,1)一个指令周期内完成一次乘法/加法/乘累加。,2)程序和数据空间分开,3)片内具有快速RAM,通常可在两块中同时访问。,4)具有低开销或无开销的循环及跳转的硬件支持。,5)快速的中断处理和硬件I/O支持。,6)具有单周期多个地址产生器。,7)可以并行执行多个操作。,8)支持流水线操作,使取指、译码、执行等操作可以重叠执行。,指令并行、多功能单元并行、多总线等重要特点,数字信号处理器技术特点,目前DSP通用处理器的发展方向主要有:,提高单个处理器的能力:高速、多总线、高精度;片内RAM容量、片外寻址能力;片上外设种类和数量;内部并行单元,ADSP-BF561有双MAC、多个视频处理单元。,低电压、低功耗设计。工艺上尽量采用CMOS工艺,降低内核工作电压。设置多种节能状态。,增强DSP片间互联能力:处理器阵列串行或并行地执行,加快处理速度。TMS320C40 DSP有6个8bit的通信口;ADI的SHARC系列DSP设计了多个Link口。,实现单芯片上集成多个DSP内核的能力:TM320C5421 DSP内部有两个C54xCPU内核;ADSP-BF561有两个对称双核,每个可运行在600MIPS。,DSP核与算法组成专用ASIC芯片,DSP核与其它微控制器核集成在一起非对称双核处理器。,数字信号处理器选型依据,运算量是首要因素,运算速度,运算速度与内核工作频率关系密切,决定着指令周期、MAC时间,FFT执行时间,MIPS(每秒执行百万条指令)、MOPS(每秒百万次操作)、MFLOPS(每秒百万次浮点操作)、BOPS(每秒十亿次操作),硬件资源,RAM、ROM的数量;DSP内核数量;DSP内部并行数据处理功能单元;运算精度,开发工具,Visual DSP+,CCS;DSP/BIOS,VDK;函数和软件工具包,如数字滤波器、数字信号处理算法子程序;,MATLAB6.5版本,TI;NI LabVIEW,ADI Blackfin嵌入式模块,其它因素,价格、功耗、封装、质量标准、供货情况、生命周期等。,计算机领域的多机并行计算,计算科学与工程CSE(Computational Science and Engineering),随着计算技术和计算方法的飞速发展,几乎所有学科均趋向定量化和精确化,产生了诸如计算物理学、计算化学、计算材料学、计算力学、计算生物学、计算气象学和计算电子学等新兴学科,形成了所谓计算科学与工程CSE(Computational Science and Engineering)的计算性学科分支。,计算科学(Computational Sciences)和传统的理论科学与实验科学并列成为第三门学科。,大型并行机系统,单指令多数据流SIMD(Single Instruction Multiple-Data)、并行向量处理机PVP(Parallel Vector Processor)、对称多处理机SMP(Symmetric Multiprocessor)、大规模并行处理机MPP(Massively Parallel Processor)、工作站机群COW(Cluster of Workstations)和分布共享存储DSM(Distributed Shared Memory)多处理机,计算机领域的多机并行计算,共享存储的SMP系统结构具有如下特性:,1)对称性,
展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 图纸专区 > 课件教案


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!