(精品)第5章习题 存储系统

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,存 储 系 统,第,6,章,6.1,存储系统层次结构,6.2,主存储器,6.2.1,主存储器概述,6.2.2,主存储器的组成与控制,6.3,高速缓冲存储器,6.3.1 Cache,概述,6.3.2 Cache,的工作原理,6.3.3 Cache,的组织方式,6.3.4,替换算法和更新策略,6.4,虚拟存储器,6.4.1,虚拟存储器概述,6.4.2,段式虚拟存储器,6.4.3,页式虚拟存储器,6.4.4,段页式虚拟存储器,6.4.5,快表与慢表,掌握,cache,的基本原理、地址映射、替换策略；,掌握虚拟存储器的基本概念以及段式、页式、段页式虚拟存储器的原理；,了解只读存储器、闪速存储器的原理及存储保护的原理。,了解外存储设备的发展动态。,教 学 要 求,习题课,一、填空题,1.,层次化存储体系涉及到主存、辅存、,Cache,和寄存器，按照存取速度排序依次是,_,。,2. Cache,介于主存和,CPU,之间，其速度比主存,_,容量比主存小很多；它的作用是弥补,CPU,与主存在,_,上的差异。,3.,将辅助存储器,(,磁盘,),当作主存来使用，从而扩大程序可访问的存储空间，这样的存储结构称为,_.,4.,主存地址映射是用来确定,_,地址与,_,地址之间的逻辑关系。,5.,常用的地址映射方法有,_,、,_,组相联映射三种。,6.,按照主存,-,外存层次的信息传送单位不同，虚拟存储器有,_,式,_,式和,式三类。,答案：,1,寄存器、,Cache,、主存、辅存,2,快 速度,3,虚拟存储器,4,主存,Cache,5,直接映射 全相联映射,6,段式、页式、段页式,7.,虚拟存储器在运行是时，,CPU,根据程序指令生成的地址是,_,，该地址经过转换的形成,_,8.,虚拟存储器通常是由主存和,_,两级存储体系组成的。为了在一台特定的机器上执行程序，必须把,_,映射到这台机器主存储器的,_,空间上，这个过程成为地址映射。,9.,建立高速缓冲存储器的理论依据是,_,。,10.,计算机系统中，下列部件都能够存储信息：,a.,主存,b. CPU,内的通用寄存器,c,Cache d,磁带,e,磁盘,按照,CPU,存取速度排列，由快到慢依次为,_,，,答案：,7,虚拟地址,(,逻辑地址,) ,主存实地址,(,物理地址,),8,辅存 逻辑地址 物理地址,9,程序访问的局部性原理,10,bcaed,11.,使用高速缓冲存储器是为了解决,_,问题，存储管理主要由,_,实现。使用虚拟存储器是为了解决,_,问题，存储管理主要由,_,实现。后者在执行程序时，必须把,_,映射到主存储器的,_,空间上，这个过程称为,_,。,12.,在计算机中，主存的工作方式是,_,；辅存的工作方式是,_,答案：,11,速度 硬件 容量 软件 逻辑地址,物理地址 虚实地址的转换,12,随机按字存取 ,DMA,成组传送,二、选择题,1.,计算机的存储器采用分级方式是为了,_,A,减少主机箱的体积,B,解决容量、价格、速度,C.,保存大量数据方便,D,操作方便,2.,在主存和,CPU,之间增加,cache,的目的是,_,A,增加内存容量,B,提高内存的可靠性,C,解决,CPU,与内存之间的速度匹配问题,D,增加内存容量，同时加快存取速度,3.,采用虚拟存储器的主要目的是,_,A,提高主存储器的存取速度,B,扩大存储器空间，并能进行自动管理,C.,提高外存储器的存取速度,D,扩大外存储器的存储空间,答案：,1B 2C 3B,4,程序访问的局限性是使用,_,的依据。,A.,缓冲,B. Cache,C.,虚拟内存,D.,进程,5,有关高速缓冲存储器,Cache,的说法正确的是,_.,A,只能在,CPU,以外,B,CPU,内外都可设置,Cache,C.,只能在,CPU,以内,D,若存在,Cache,，,CPU,就不能再访问内存,6,现行奔腾机的主板上都带有,Cache,存储器，这个,Cache,存储器是,_,。,A.,硬盘与主存之间的缓存,B.,软盘与主存之间的缓存,C. CPU,与视频设备之间的缓存,D. CPU,与主存储器之间的缓存,答案：,4B,5B 6D,三、综合题,1.,CPU,执行一段程序时，,cache,完成存取的次数为,1900,次，主存完成存取的次数为,100,次，已知,cache,存取周期为,50ns,，主存存取周期为,250ns,，求,cache,的命中率和平均访问时间。,解：,（,1,）命中率,:,（,2,）平均访问时间：,2.,已知,cache,命中率,H=0.98,，主存比,cache,慢,4,倍，主存存取周期为,200ns,，求,cache,的平均访问时间。,解：,平均访问时间,:,3,一台计算机的主存容量为,1MB,，字长为,32,位，直接映像的,Cache,容量为,512,字，,Cache,块长为,1,字，试设计,Cache,和主存的地址格式。,解：,Cache,块长为,1,字，字长为,32,位，,所以有,4,个字节，字地址为,2,位。,Cache,容量,=512,32 = 2,9,*2,5,= 2,14,bit=,2,11,B,Cache,地址格式：,主存容量为,1MB=2,20,B,，所以主存地址格式为：,Cache,块号（,9,位）,块内地址（,2,位）,主存标记（,9,位）,Cache,块号（,9,位）,块内地址（,2,位）,4.,有一主存,-Cache,层次的存储器，主存容量,lMB,，,cache,容量,64KB,，每块,8KB,，采用直接映像方式。,（,1,）求主存地址格式,?,（,2,）主存地址为,25301H,的存储单元，问它在主存的哪个块,?,对应,Cache,的哪一块？,解：,（,1,）,cache,容量,64KB=2,16,B,，每块,8KB=2,13,B,，,所以块内地址为,13,位，块地址为,16-13=3,位,;,主存容量,1MB=2,20,B,，,故,主存标记为,20-16=4,位。,主存地址格式如下：,（,2,）,25301H=,0010,010,1 0011 0000 0001B,所以区号,=0010,，块号,=,010,，,块内地址,=1 0011 0000 0001,主存标记（,4,位）,Cache,块号（,3,位）,块内地址（,13,位）,5.,一个组相联映像,cache,由,64,个存储块构成，每组包含,4,个存储块。每组包含,4,个存储块，每块由,128,字组成。访存地址为字地址。,(1),写出主存地址位数和地址格式。,(2),写出,Cache,地址位数和地址格式。,解：,(1)cache,由,64,个存储块构成，,Cache,容量,=64*128,字,=2,13,字,c,ache,地址格式为：,(2),主存包含,4096,个存储块，每组包含,4,个存储块，,所以主存有,1 024,个组,主存容量,=4096128,字,=2,19,字,主存地址格式为：,6.,页式存储系统的逻辑地址是由页号和页内地址两部分组成。假定,页面的大小为,4K,，地址变换过程如下图所示，图中逻辑地址用十进制表示。图中有效地址经过变换后，十进制物理地址,a,应为 （,A,） 。,A,33220 B,8644 C,4548 D,2500,8644=2,页*,4K+X=2*4*1024+X, X=452,。,对应物理第,8,块,物理地址,=8*4K+452=8*4*1024+452=33220,6.1,存储系统层次结构,6.2,主存储器,6.2.1,主存储器概述,6.2.2,主存储器的组成与控制,6.3,高速缓冲存储器,6.3.1 Cache,概述,6.3.2 Cache,的工作原理,6.3.3 Cache,的组织方式,6.3.4,替换算法和更新策略,6.4,虚拟存储器,6.4.1,虚拟存储器概述,6.4.2,段式虚拟存储器,6.4.3,页式虚拟存储器,6.4.4,段页式虚拟存储器,6.4.5,快表与慢表,第,6,章 存储系统,小结,重要知识点,