第4章第4讲与非门或非门

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,静态,CMOS,逻辑电路,4.4,与非门,/,或非门,4.5,复杂逻辑门的设计,1,与非门,/,或非门,与非门的直流特性,与非门的瞬态特性,与非门的设计,或非门,2,从反相器到,逻辑门,的构成,把单个,PMOS,管和,NMOS,管,换成一定串、并联关系的,PMOS,逻辑块和,NMOS,逻辑块,上拉开关网络,下拉开关网络,3,CMOS,与非门,CMOS,二输入与非门,电路图,逻辑符号与真值表,1,4,一、直流电压传输特性,使用,等效反相器,方法分析,分两种情况：,1.,两个输入信号同步,2.,两个输入信号不同步,1,V,DD,V,V,out,K,K,K,K,P,P,N,N,in,注意：,对不同输入状态，,等效反相器参数不同。,5,直流电压传输特性,两个输入信号同步,如果两个输入信号同步,6,两输入信号同步,情况下,逻辑阈值电平,若要求最大的噪声容限,高电平噪声容限变小,7,直流电压传输特性,两个输入信号不同步,B,固定在,V,DD,，输出随,A,变化的关系,A,固定在,V,DD,，,输出,随,B,变化的关系,等效反相器,特性条件,等效反相器逻辑阈值电平,8,二输入与非门的,直流电压传输特性曲线,Issue:,A,变化和,B,变化的差别,等效反相器,逻辑阈值电平,9,分析,n,输入与非门的直流特性,n,个,输入,信号同步时的逻辑阈值电平,n,个,输入,信号只有,1,个输入变化,其余固定在高电平,的逻辑阈值,获得最佳直流特性，应该使：,n,个输入信号不同步时,忽略衬偏效应，有（,n,1,）种情况,10,与非门,/,或非门,与非门的直流特性,与非门的瞬态特性,与非门的设计,或非门,11,1.,上升时间,2.,下降时间,使用等效反相器方法分析,最坏情况,K,Peff,=,K,P,K,Neff,=,K,N,/,n,与非门瞬态特性,12,从瞬态特性考虑，希望电路的上升时间,和下降时间相等，即,在 条件下就要求,13,传输延迟时间：阶跃输入,输入信号变化到输出信号变化,50,的时间,取：,14,传输延迟：非阶跃输入近似,等效反相器,用,PMOS,和,NMOS,的等效导电因子,15,与非门瞬态特性,:,电容,负载电容计算,16,考虑串联支路的中间节点电容放电,与非门瞬态特性：,中间节点电容,17,与非门,/,或非门,与非门的直流特性,与非门的瞬态特性,与非门的设计,或非门,18,根据瞬态特性设计,根据直流特性设计,与非门设计考虑,对称与非门,19,与非门,/,或非门,与非门的直流特性,与非门的瞬态特性,或非门,20,CMOS,或非门,电路图,逻辑图,真值表,21,或非门,的直流电压传输特性曲线,A,和,B,同步变化,一个输入变化,22,n,输入或非门直流特性,n,输入同步变化与,1,个输入变化的逻辑阈值,在最坏情况下获得最大的直流噪声容限，在 条件下,23,n,输入或非门瞬态特性,1.,上升时间,2.,下降时间,注意：,上升时间要考虑中间节点电容充电,负载电容,24,从瞬态特性考虑，希望电路的上升时间,和下降时间相等，即,在 条件下就要求,25,根据瞬态特性设计,根据直流特性设计,或非门设计考虑,26,或非门设计范例,采用,0.6,微米工艺，设计一个两输入或非门,，,要求在最坏情况下输出上升时间和下降时间,不大于,0.5ns,已知：,27,采用等效反相器方法,根据,可得到,同理可得到,或非门中,2,个,PMOS,管串联,最坏情况下只有一个,NMOS,管导通,则有,28,与非门、或非门版图实例,29,四输入与非门,30,