第一章集成电路制造工艺

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,微电子教研中心,集成电路设计原理,第一章 集成电路制造工艺,集成电路（,IC,I,ntegrated,C,ircuit,）制造工艺是集成电路实现的途径，也是集成电路设计的基础。,1,集成电路制造工艺分类,1.,双极型工艺（bipolar）,2.,MOS工艺,3.,BiMOS工艺,2,1-1,双极型集成电路工艺,(P,15,),3,思考题,1.,与分立器件工艺有什么不同？,2.,需要几块光刻掩膜版(mask)?,3.,每块掩膜版的作用是什么？,4.,器件之间是如何隔离的？,5.,器件的电极是如何引出的？,4,1.1.1,典型PN结隔离工艺流程,P-Sub,衬底准备（P型）,光刻n+埋层区,氧化,n+埋层扩散,清洁表面,5,P-Sub,1.1.1,典型PN结隔离工艺流程,（续1）,生长n-外延,隔离氧化,光刻p+隔离区,p+隔离扩散,p+隔离推进、氧化,N+,N+,N-,N-,6,1.1.1,典型PN结隔离工艺流程,（续2）,光刻硼扩散区,P-Sub,N+,N+,N-,N-,P+,P+,P+,硼扩散,氧化,7,1.1.1,典型PN结隔离工艺流程,（续3）,光刻磷扩散区,磷扩散,氧化,P-Sub,N+,N+,N-,N-,P+,P+,P+,P,P,8,1.1.1,典型PN结隔离工艺流程,（续4）,光刻引线孔,清洁表面,P-Sub,N+,N+,N-,N-,P+,P+,P+,P,P,9,1.1.1,典型PN结隔离工艺流程,（续5）,蒸镀金属,反刻金属,P-Sub,N+,N+,N-,N-,P+,P+,P+,P,P,10,1.1.1,典型PN结隔离工艺流程,（续6）,钝化,P-Sub,N+,N+,N-,N-,P+,P+,P+,P,P,光刻钝化窗口,后工序,11,1.1.2,典型PN结隔离工艺,光刻掩膜版汇总,埋层区,隔离墙,硼扩区,磷扩区,引线孔,金属连线,钝化窗口,GND Vi Vo VDD,T,R,12,1.1.3 外延层电极的引出,欧姆接触电极：,金属与参杂浓度较低的外延层相接触易形成整流接触,（金半接触势垒二极管）,。因此，,外延层电极引出处应增加浓扩散。,B,P-Sub,SiO,2,光刻胶,N+埋层,N,-,epi,P,+,P,+,P,+,SiO,2,N,-,epi,P,P,N,+,N,+,N,+,钝化层,N,+,C,E,C,E,B,B,13,1.1.4 埋层的作用,1.,减小串联电阻,（集成电路中的各个电极均从上表面引出，外延层电阻率较大且路径较长。,B,P-Sub,SiO,2,光刻胶,N+埋层,N,-,epi,P,+,P,+,P,+,SiO,2,N,-,epi,P,P,N,+,N,+,N,+,钝化层,N,+,C,E,C,E,B,B,2.,减小寄生pnp晶体管的影响,（第二章介绍）,14,1.1.5 隔离的实现,1.,P+隔离扩散要扩穿外延层，与p型衬底连通。,因此，将n型外延层分割成若干个“岛”。,2.,P+隔离接电路最低电位，,使“岛”与“岛”之间形成两个背靠背的反偏二极管。,N,+,N,+,N,-,-epi,P,N,-,-epi,P,P-Sub,(,GND,),P-Sub,(,GND,),P-Sub,(,GND,),B,P-Sub,SiO,2,光刻胶,N+埋层,N,-,epi,SiO,2,P,+,P,+,P,+,SiO,2,N,-,epi,P,P,N,+,N,+,N,+,N,+,C,E,C,E,B,B,钝化层,15,1.1.6,其它双极型集成电路工艺简介,对通隔离：,减小隔离所占面积,泡发射区：,减小发射区面积,磷穿透扩散：,减小串联电阻,离子注入：,精确控制参杂浓度和结深,介质隔离：,减小漏电流,光刻胶,B,P-Sub,N+埋层,SiO,2,P,+,P,+,P,+,P,P,N,+,N,+,N,+,N,+,C,E,C,E,B,B,16,1.1.7 习题,P,14:,1.1,工艺流程及光刻掩膜版的作用,1.3,（1）,识版图,1.5,集成度与工艺水平的关系,1.6,工作电压与材料的关系,17,1.2,MOS集成电路,工艺,(P,511,),18,思考题,1.,需要几块光刻掩膜版？各自的作用是什么？,2.,什么是局部氧化（LOCOS,),？（Local Oxidation of Silicon,),3.,什么是硅栅自对准(Self Aligned)？,4.,N阱的作用是什么？,5.,NMOS和PMOS的源漏如何形成的？,6.,衬底电极如何向外引接？,19,1.2.1,N阱硅栅CMOS,工艺,主要流程,（参考P阱硅栅CMOS,工艺,流程）,1.衬底准备,P,+,/P外延片,P型单晶片,20,P-Sub,1.2.1,N阱硅栅CMOS,工艺,主要流程（续）,2.,氧化、光刻N,-,阱,(nwell),21,1.2.1,N阱硅栅CMOS,工艺,主要流程（续）,3.,N,-,阱注入，N,-,阱推进，退火，清洁表面,N阱,P-Sub,22,P-Sub,N阱,1.2.1,N阱硅栅CMOS,工艺,主要流程（续）,4.,长薄氧、长氮化硅、光刻场区,(,active,反版),23,P-Sub,1.2.1,N阱硅栅CMOS,工艺,主要流程（续）,5.,场区氧化（LOCOS）,清洁表面,(之前可做N管场区注入和P管场区注入，提高场开启；改善衬底和阱的接触，减少闩锁效应）,24,P-Sub,1.2.1,N阱硅栅CMOS,工艺,主要流程（续）,6.,栅氧化,淀积多晶硅，多晶硅N,+,掺杂，反刻多晶,（polysiliconpoly),（之前可作开启电压调整注入）,25,1.2.1,N阱硅栅CMOS,工艺,主要流程（续）,7.,P,+,active注入,（,P,plus,）,（,硅栅自对准）,P-Sub,P-Sub,P-Sub,26,1.2.1,N阱硅栅CMOS,工艺,主要流程（续）,8.,N,+,active注入,（,Nplus,Pplus的反版）,（,硅栅自对准）,P-Sub,P-Sub,P-Sub,27,1.2.1,N阱硅栅CMOS,工艺,主要流程（续）,9.,淀积BPSG，光刻接触孔,(,contact,)，,回流,P-Sub,P-Sub,28,1.2.1,N阱硅栅CMOS,工艺,主要流程（续）,10.,蒸镀金属1，反刻金属1,（,metal1,),P-Sub,29,1.2.1,N阱硅栅CMOS,工艺,主要流程（续）,11.,绝缘介质淀积，平整化，光刻通孔,(,via,),P-Sub,P-Sub,30,1.2.1,N阱硅栅CMOS,工艺,主要流程（续）,12.,蒸镀金属2，反刻金属2,（,metal2,),P-Sub,31,1.2.1,N阱硅栅CMOS,工艺,主要流程（续）,13.,钝化层淀积，平整化，光刻钝化窗孔,(,pad,),P-Sub,32,1.2.2,N阱硅栅CMOS,工艺,光刻掩膜版汇总简图,N阱,有源区,多晶,Pplus,Nplus,引线孔,金属1,通孔,金属2,钝化,33,1.2.3 局部氧化的作用,2.减缓表面台阶,3.减小表面漏电流,P-Sub,N,-,阱,1.提高场区阈值电压,34,1.2.4 硅栅自对准的作用,在硅栅形成后，利用硅栅的遮蔽作用来形成MOS管的沟道区，使MOS管的沟道尺寸更精确，寄生电容更小。,P-Sub,N,-,阱,35,1.2.5 MOS管衬底电极的引出,NMOS管和PMOS管的衬底电极都从上表面引出，由于P-Sub和N阱的参杂浓度都较低，为了避免整流接触，电极引出处必须有浓参杂区。,P-Sub,N,-,阱,36,1.2.6,其它MOS工艺简介,双层多晶：,易做多晶电容、多晶电阻、叠栅MOS器件，适合CMOS数/模混合电路、EEPROM等,多层金属：,便于布线，连线短，连线占面积小，适合大规模、高速CMOS电路,P阱CMOS工艺，双阱CMOS工艺,E/D NMOS工艺,37,1.2.7 习题,1.,阐述N阱硅栅CMOS集成电路,制造工艺,的主要流程，说明流程中需要哪些光刻掩膜版及其作用。,2.,NMOS管源漏区的形成需要哪些光刻掩膜版。,38,1.3,BI CMOS工艺简介,双极型工艺与CMOS工艺相结合，综合了双极器件高跨导、强负载驱动能力和CMOS器件高集成度、低功耗的优点，适合模拟和数/模混合电路。,(P,1114,),39,1.3.1,以CMOS工艺为基础的BI-MOS工艺,1.以,P阱,CMOS工艺为基础,N+,N+,P+,P+,P-well,N Sub,NMOS,PMOS,N,-,epi,N,-,epi,P-well,P,+,BL,P,+,BL,N+,N+,P,N+,N+,P,P+,横向NPN,纵向NPN,40,1.3.1,以CMOS工艺为基础的BI-MOS工艺,2.以,N阱,CMOS工艺为基础,P+,P+,N+,N+,N-well,P Sub,NMOS,PMOS,N-well,P,-,-epi,N-well,N,+,-BL,N,+,-BL,N,+,-BL,N+,N+,P,横向PNP,纵向NPN,N+,P,P,P,41,1.3.2,以双极型工艺为基础的BI-MOS工艺,N+,N+,P,P,+,-Sub,N,+,-BL,N,+,-BL,N,-,-epi,P+,N,-,-epi,N,-,-epi,NPN,P,N+,P,N+,NMOS,PMOS,P,-,-Well,42,