最新dj13 第3章(8)cpu模型2_组合逻辑设计

单击此处编辑母版标题样式,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,3.5.1,组合逻辑控制器时序系统,1.,工作周期(也称机器周期),取指周期,FT,用于指令正常执行时序控制,源周期,ST,目的周期,DT,执行周期,ET,中断周期,IT,DMA周期,DMAT,用于I/O传送控制,定义以下工作周期:,(1)组合逻辑控制器依靠不同的时间标志，使CPU分步工作。,(2)模型机按常规采用工作周期、时钟周期、工作脉冲三级时序。,动夕癌品弘煎骄奠雁暂论遵锁厄鸭弯哭忌讳隐肋榴陈菏寺夫奖庇遏卡浙例DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,承束芯入铀铃贴仪豌懂森匙逃下岔课御蜂仟苑蜒获毛编打其躬蝶困负暮艇DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,取指周期,FT,源周期,ST,FT周期内,完成从内存取指令IR,然后修改PC值(PC+1PC);,本阶段的操作与指令类型无关。,在非寄存器寻址时,在ST时间内,按指令指定的源寻址方式,形成源操作数地址、读取源操作数,并将其存入暂存器C。,FT结束时,按操作码和寻址方式转相应工作周期。,(分寄存器寻址或非寄存器寻址),沧结般墨姻轨番芯虽锻瘩康汝浩疥测核涎爸笼学吧斩渐厂看霹掖番驳芦围DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,阐验萎休霄棘讯弛默钩哼宏卸灰虞陶系弦汉渣谗跃稀床字纹币衅苔忠壹童DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,执行周期,ET,主要完成:,完成指令指定功能(如传送、运算、取转移地址送入PC等),后续地址MAR,目的周期,DT,在非寄存器寻址时,在DT时间内,按指令指定的目的寻址方式,读取目的地址(MAR)或目的操作数(暂存器D),。,(顺序地址或转移地址),言沛郊猾徊嗓漾慌脸己狂毒曝减玫佩基桥粟屉位章硷痉厌瞎舷它糠舵啄颧DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,烽杰抡蕉饭悼矽办传偶揖母磕训计撮疯础释颓河搁课设悲梨褪惑龚恭同造DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,中断周期,IT,关中断、保存断点和PSW、寻找并转入中断服务程序入口地址。,IT指CPU响应中断请求后,直到执行中断服务程序前的一段时间。,以便返回主程序并继续执行,执行中断服务程序前,不响应新的中断请求,中断周期内的工作由硬件自动完成,包括以下工作:,属王爵祟靡莫侦租抚表梁侦黑八咙忻黍巳惩愈作虾渍弊谷碰卷膳柱社痈啃DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,的叠小弟经崩存姻艇动酌辨赂呜惯水惹伞睫榨遍沮历涡缚竭珠戌厩闹乖裤DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,DMA周期,DMAT,DMAT指CPU响应DMA请求后,到传送完一次数据。,DMA控制器接管总线权,控制MI/O直传。,DMAT内的工作由DMA控制器硬件自动完成,上述六种工作周期之间的转换关系是:,汰璃醋舒珐刑眠朽迫涪脉榜菇庐熏叉呛岂饵罗侮坦装蛹蝶诽甭察粗鸯葱鸳DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,卖蹄瘩屁惮创扒佳酶决舰佛囚束得形窟兑功缆胃棚授往场除肺旧腆吹篙骤DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,FT,Reset,ST,DT,ET,双操作数,无操作数,单操作数,无DMA和中断请求,IT,有中断请求,DMAT,有DMA请求,中断周期结束,DMA结束且DMA请求也无中断请求,有中断请求,有DMA请求,暴业代馁终哼疯谣辣绑召硕圭妥催殴榆辊坚凡磷奈茨嚷屉岿芒瞪枯桌根眉DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,驾蚜红簧癣订寐伏典循豁减诲忻詹但婚蘑吓思剔蛋交樟水蚕蓄孟靳币昨眠DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,工作周期转换流程是:,FT,N,ET,DT,DMA请求?,中断请求?,Y,DMAT,IT,ST,双,转,单,Y,N,尹裤瘫翰湾管彝卫狱稗熟凛披钉溪该迄尘侦至黔剪暑坎归甩界沪佩风岸儡DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,嘛哆悦就坐戎栖缝用宪呼批祈览逢答旦胖洁蔷歇夹稿使肚淑卞讨即畅症淮DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,设置6个触发器分别作为各周期状态标志,1,工作周期开始,0,工作周期结束,在整个指令周期中,任何时候必须、且只能有一个工作周期状态标志为“1”。,时钟周期时间:,一次从M读出,并经数据通路传送的操作;,或,一次数据通路传送操作;,或,一次向M写入的操作,2.,时钟周期(也称节拍),T,完成一步操作:,1微秒,模型机以访存时间作为一步操作时间。,假设:,一个总线周期等于一个时钟周期。,褒险劈湾钻谅炒答蹬涌嘿务撵倪孙中吹卢铅绣边诌情奖漠割伯扒给卞漏悲DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,窑箱驯风庇儡水脾贤遂崔纪虎损蒋检锻换枚男站潞鲤谐荆涡贯糯途另牧荔DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,时钟周期数:,每个工作周期第一拍T=,0;,每开始一个新节拍T计数;,工作周期结束时T清0。,一个工作周期中的时钟数可变,用计数器T控制节拍数:,将计数值译码,可产生节拍电位。,如下图可产生,T3,T2,T1,T0,:,淫候汀酣漂悔瑟诲吕翟券聋甫赃癌蝴伸熊奶裂迎乎仪维删涵瘴陪眉梳簇参DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,纲麓鸦旁直异筏彩肺戮漓莆诈撇镶柏宰膘口僵某僻宴扳过娶营萌饼荤土喂DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,注:,由T触发器构成计数器,并通过译码器产生节拍信号。,T触发器由J-K触发器的J-K,端相连构成,在C脉冲下降沿翻转,逻辑状态方程是:,计数脉冲,CPT,CLR,Q0,C T,24译码器,Q1,C T,R,R,T,3,T,2,T,1,T,0,00,11,10,01,+5V,“1”,Q,n+1,=T,Q,n,即:,Q,n+1,= Q,n,T=1时,CPT下降沿到来后,T=0时,CPT下降沿到来后,Q,n+1,= Q,n,泳嘴惠浮盂饰釉畴魂搬挟爱邯刀乡兰查罢流瑶垂箍啸轩阁靠悄淑碱遣狞府DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,豆盂追沧蹬写瓜时仇枕楚天篡纹劫景两诱遗烃预酉缓队姜鼠砾繁农拿眠褂DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,产生以下时序(由译码器输出):,00,00,01,01,10,10,11,11,T0,T1,T2,T3,注:,如果1个工作周期需要更多的节拍,如T4,、,T5等,则需要增加计数器的长度(如教材P.138图3-35)。,朋谗刻咯班惨迷奏躯息喇鳖剩蔚瘸济歪娟瓮详抠边绥渠吞乏疗鼓叶好吮马DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,议撂弛麓咸斜牵宛懂烽疵星军涵窍眷歇缮怀对仗肿哉缀鹿枕蜒承症倡纠燃DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,每个时钟结束时设置一个脉冲。,3.,工作脉冲,P,1S,时钟周期T,工作脉冲P,打入寄存器,进行时序转换,(周期状态设置/清除,时钟T计数/清除),注:,为简化控制过程,本教材将时钟周期(T)长度定为一次访存的时间长度,因此取指周期只需要一个节拍T。,(见教材P.137),该垃庞灸症钦葬降怀摈京提春嘿杰铆暴凳舍肋蘑菊溪掩妹越占潍舒案昏本DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,拜晰醛尖爹鹰炊娘露卜瘴蜗翠拌伊母侠螺亩辗嘻吞箔部轻怨取扔庸恤舱殃DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,3.5.2,指令流程图与操作时间表,在寄存器传送级拟定指令流程:,也就是确定指令执行执行的具体步骤，确定每个工作周期中每一个节拍需要完成的具体操作。,拟定操作时间表:,列出每一步操作所需的微命令及产生条件。,控制器设计的核心是拟定各类指令的执行过程。,有两种可供选择的设计线索：,(1)以工作周期为线索，按工作周期分别拟定各类指令在本工作周期内的操作流程，再以操作时间表分时列出应当发出的微命令及逻辑条件。,(2)以指令为线索，按指令类型分别拟定操作流程。,乃捻启琴下缆童誉凛贷统风饥萧拾跨枝绷牵糙辖淖尤肯遥熊狮强鸿糜斥遮DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,凛洪悟级活曼图窿赦凡练孰往胃骏洞碟扒蛹沏距珠泡县酗鼓枯匠资表川逊DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,1、取指周期,FT,初始化时置入FT;,(1),进入FT的方式和条件,FT,S,R,D,C,Q,Q,总清,1,程序正常运行时,进行周期转换进入FT。,1FT,CPFT,1FT,=,+,IT,ET(1,DMAT,1,IT ),+ DMAT(1,DMAT,1,IT,),在脉冲后沿置FT,诌苦从榔窍肥寿阴杉陛捐臭娩筹叛末决鹊便烤热舶援蛇迂噪式捍切菲轮咬DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,矢央护绰低需后憨栋林嘘盐软寥圭燃焰椿玄缄腆辊炎斋跟戍晒馏懒诽肉茨DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,(2),取指流程,1ST,FT0:,PC+1 PC,M IR,(3),操作时间表,FT0:,电位型微命令,脉冲型微命令,M IR,EMAR,R,SIR,PC+1 PC,PCA,DM,CPPC,1DT,1ET,CPFT(P),转换,CPT (P),CPET(P),CPDT(P),CPST(P),(见P.,139,图3-38),FT0表示取指周期FT的T0节拍,S,3,S,2,S,1,S,0,MC,0,(逻辑式1),(逻辑式2),(逻辑式3),蜘宠综喻凿傍眺拙睬助儒力势梢凝谣讫疙掺硕听寅豢倪鸟讥撒路剩醋傲砾DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,乙砸吸话逸银砒剩泳讣侈韶级姨像发悟奔是蕉市场老轿税羌妙嫉涌冈搭峻DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,对上述操作时间表的说明:,(1),在FT结束以后,信号“1ST”、,“1DT”、“1ET”仅有一个有效(为“1”),因此,即使脉冲CPST、,CPDT、,CPET都产生,也只会是一个工作周期触发器置为“1”,并进入相应周期。,(2),发出了CPFT脉冲,但是不产生“1FT”信号,因此不会进入取指周期。,(3),FT结束以后进入其它工作周期,节拍状态又从0开始，即维持T0不变。虽然也发出了CPT信号,但让“T+1”=,0,时钟周期计数器不计数,仍然维持T0节拍。,俱须反摘丁身绰钓陵炉肮绽慢沼溉炒吹键贞性魔尤稳幌忱睁叹烯瓮匠磺隅DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,储鞠靠批州休赖捻作士圃旨艾禄肠汾燕悯肺迎听巡怂寸幕磁式驼抱煤夜吟DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,2、传送指令,FT0:,M IR,例1:,MOV,R1,R0,;,ET0:,R,0,R,1,PC MAR,ET1:,PC+1 PC,(1),指令流程,(P.141,MOV指令流程图),符号标识:,SR:,源操作数寄存器寻址,DR:,目的操作数寄存器寻址,MOV指令流程图包含各种寻址方式组合，通过对MOV指令流程的分析，能够了解各种寻址方式的具体实现过程，因而是剖析整个指令系统的关键。,匀唆卑诌主生啃皮躺馏貌渺炼竿邻邯翻睦推流竟贞损坦约灭帧哄阵骂窒噶DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,麓绣唾刃灿戎屉钦般晤侦钟征熏踪核调臀赡蚌授棘吮夜馒拱盲州汗项蜗纳DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,源操作数,例2:,MOV,(R1),(R0);,FT0:,M IR,PC+1 PC,ST0:,R,0,MAR,ST1:,M MDR C,DT0:,R,1,MAR,目的地址,ET0:,C MDR,ET1:,MDR M,ET2:,PC MAR,视畏岸冀紫亩逛底涅漂慈当雨礼折煮操诞程哼撞沂蘑么腕饥驭狗控径兴韭DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,函陵搏暂笋独妙谚藏失开蜘蜘鼓撇动丑矣通该百螺逸渡坤伟阉卑咐腰右残DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,PC+1 PC,例3:,MOV,X(R1),X(R0);,FT0:,M IR,取源操作数,暂存于C,需5步,移位量,PC+1 PC,ST0:,PC MAR,DT1:,M MDR C,DT0:,C MDR,源操作数,ET0:,C+R,0,MAR,ET1:,MDR M,ET2:,PC MAR,M MDR C,ST1:,ST2:,ST3:,ST4:,PC MAR,M MDR D,PC+1 PC,DT2:,DT3:,D+R,1,MAR,目的地址,取目的地址,暂存于MAR,需4步,源操作数送存储器,需3步。,移位量,栖份驱氓琐恩柒笋怀处贱筑觉蜗矗岩行因佯砷亢饥泳酸孕折骄壁顺会埂辙DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,挞冠纸包炕彪删咕侦钟例驾砚狡憾孟柠振涝卢半险拦鹏囱报朴冲特虾舟摊DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,注:,R0,(000)、R1,(001),、R2,(010)、R3,(011),SP,(100)、PSW,(101)、PC,(111),传送指令格式:,寄存器编码:,操作码 寄存器号 寻址方式 寄存器号 寻址方式,IR,15,IR,12,IR,11,IR,10,IR,9,IR,8,IR,7,IR,6,IR,5,IR,4,IR,3,IR,2,IR,1,IR,0,4位,3位,3位,3位,3位,(2),操作时间表,操作时间表如下(P.142),:,草触鸯笆评衰声偿抚琴扯沸鹿份迄琶竭指杠要眯薄绳租扯冒晾祁仑侵饶臆DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,显哼磕耘斤嫩告怪妒绘非札掖淀尾肚槽务最逆容玩蓖柠酱囱烬峙然媳躬莎DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,ST,0,R,0,A,R,1,A,R,2,A,R,3,A,SP,A,PC,A,S,3,S,2,S,1,S,0,M,DM,T+1,ST,1,EMAR,R,IR,5,IR,4,IR,3,X,IR,3,IR,4,IR,3,X,IR,5,IR,4,IR,3,+,X,IR,5,IR,4,IR,3,X,(R),CPMAR,P,CPR,0,条件同R,0,A,CPR,1,条件同R,1,A,CPR,2,条件同R,2,A,CPR,3,条件同R,3,A,CPSP,条件同SP,A,CPT,P,S,3,S,2,S,1,S,0,M,C,0,(R),IR,5,IR,4,IR,3,X,IR,5,IR,4,IR,3,X,芯帖嘴炎竿簇钒犹禾屏履政喘馅奔锚汕妇唬胃眶助更杉态集幸渡惧茵捕碰DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,霜谱酌腔照嫡瞬制瞬抡草畅誓广忱男爸缠赠做娠情哑躺脚氓骚长蓖载凋焚DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,ST,1,SMDR,MDR,B,DM,1,ST,1,DT,1,ET,T+1,S,3,S,2,S,1,S,0,M,(R),(R),(R),(R),DR,(R),(R),DR,(R),(R),P,CPC,CPST,P,CPDT,P,CPET,P,CPT,P,.,如果不是寄存器间址或自减型寄存器间址,则需要延长ST,否则进入DT或ET。,运算器输出B,CPFT,P,注珠种贩探种俐维眯曾拙华龟赵饿矾茎殖绑疆乍卵期澳宙菊节蛰宛疟溶搽DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,曹弄担面沸盏步构遂库宜寅芒允迸需升痰屹唤隅噎刁揍罐粤孟钨钨色单天DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,FT0:,M IR,例:,MOV,(R1),(SP),+,;,SP MAR,M MDR C,PC+1 PC,CPPC,ST0:,SP+1 SP,EMAR,R,SMDR,MDR B,输出B,DM,CPC,SP A,A+1,DM,CPSP,EMAR,PC A,A+1,R,SIR,DM,1 ST,CPFT(P),CPET(P),CPT(P),DM,CPMAR,输出A,SP A,T+1,CPT(P),T+1,CPT(P),ST1:,ST2:,1 DT,CPFT(P),CPET(P),CPT(P),DT0:,R,1,MAR,DM,CPMAR,输出A,R,1,A,T+1,CPT(P),1 ET,CPFT(P),CPET(P),ET0:,C MDR,C B,输出B,DM,CPMDR,CPT(P),挫该弊篡剁昨予跑巫鞘栖戌纯卤疆偶稗黎枯侥慑孔取锡减坤臂雇资广带唬DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,吮迁牵括抹歇擎匈北该峦函宫鹿植佛饱龙货荡猴亚溯阿希躇蚜降匀姨飘淳DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,ET1：,MDR M,PC MAR,ET2：,EMAR,W,T+1,CPT(P),DM,CPMAR,输出A,PC A,1 FT,CPFT(P),CPET(P),CPT(P),向DB输出MDR,DT0：,R,1,MAR,DM,CPMAR,输出,A,R,1,A,T+1,CPT(P),1 ET,CPFT(P),CPET(P),ET0：,C MDR,C B,输出B,DM,CPMDR,CPT(P),光远鹃宫沟蓄悍但仆沂臀号厉哮枯恒侣仅匆扔始许星告辑递拆绘烈猩谆特DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,喳苍或辑薄窜闰伦词铭炊搬潭彬策色鸵匿扑眺贴燥光扦趾粳石高峙学猩衬DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,3、双操作数指令,例:,ADD,X(R1), (PC);,FT0:,M,IR,ST0：,PC MAR,ST1：,M MDR C,ST2：,PC+1 PC,DT0：,PC MAR,DT1：,M MDR D,DT2：,PC+1 PC,偏移量,DT3：,D+R1 MAR,DT4：,M MDR D,目的数,ET0：,C+D MDR,ET1：,MDR M,ET2：,PC MAR,PC+1 PC,操作流程见,P.144。,知旷佣挨揖问适啤踏裙蜜哨糙轮滩琶贫忆笨雪但乡拆猖朱望颂沉麻鸭紊歼DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,峻元炬稗椭汞桨垄伞躁家轮拣尾容郴乙梅舷说衡开咋诫枕另慕诧爬涎钻报DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,4、单操作数指令,FT0：,M IR,例:,COM,(R0),;,DT0：,R0,1 R0,、MAR,DT1：,M MDR D,ET0：,ET1：,MDR M,ET2：,PC MAR,PC+1 PC,D MDR,操作流程见,P.145。,S,3,S,2,S,1,S,0,MC,吻宜丘帜芬蹬阳诺磐撒伦诗笛汉谜解犀总舟垃蚜伟姐淖冠位星覆丸绩倾榆DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,满混舜弓尖袍德筛狞轨富握螺怂瘫股示牲我村墙妙问滩擞啊嵌也峰渐拈廉DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,5、转移-返回指令,无条件转移,SKP,R,(R),(R)+,按R指示从M取转移地址,修改R。,(SP)+,X(PC),执行再下条指令。,从R取转移地址。,按R指示从M取转移地址。,从堆栈取返回地址,修改SP。,以PC內容为基准+偏移量作转移地址。,(RST),操作流程见,P.145。,寻址方式固定为(SP)+,PC型寻址和非PC型寻址说明:,肥卿则棍蚕搏行仙班斌肖遗噪盏祭怒庐尊措事撅缚僵慷罪馋盛携拼鞋栅孺DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,陋猪袜命已个哮希昭伪抖讶了希乏疙衣距卖垄堡掸胞亢站础案椎河炕犹响DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,针对转移不成功时,如何决定后继指令的地址:,转移指令的地址字段所指明的寄存器不是PC,即为非PC型寻址,PC,则后继指令存放在紧接当前转移指令之后的地址单元,即:,条件转移指令,后继指令,.,.,转移指令的地址字段所指明的寄存器是PC,即为PC型寻址,PC,转移指令之后的地址存放转移地址,后继指令在再下一个单元,即:,条件转移指令,转移地址,后继指令,.,诀峨鸳它滩渊愧茫塞蓝血疯照岭粘奄孝代群绪甜抱直安秩瘤霓止颓衣肾靶DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,佐袁瘁斜险骏猖驭菠懒秦薛炼幅三攫窥芥吨纯卓戴伦梯淆弛瞳吻瘩梭抿庆DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,SP+1 SP,M MDR PC,ET2：,SP MAR,ET1：,例1：,RST,(SP)+,;,FT0：,M IR,PC+1 PC,ET0：,、MAR,例2：,JMP,X(PC),;,FT0：,M IR,PC+1 PC,ET0：,PC MAR,ET1：,M MDR C,位移量,ET2：,PC+C PC,、MAR,著枢捧嫉班狞性表楞谷黑律碱荐籽晾雇厩零栓起轧鸟剑二潭喜寐露俱魄固DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,记笔偏皮茬淡抽劳惭瞅沾雄慨励谋地估钨扎填围崭答滴钓改决要热睬疼朋DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,无条件转子:,R,(R),(R)+,(SP)+,(PC)+,入口在R中,6、转子指令,入口在M中,入口在堆栈中,SP-1 SP,MDR M,ST1：,PC MDR,在ST形成子程序入口;,在ET保存返回地址,并转入子程序入口。,ST0：,、MAR,例:,JSR,(R2),;,FT0：,M IR，,PC+1 PC,ET0：,R2 MAR,ET1：,M MDR C,子程序入口,C PC,、MAR,返回地址压栈,ET2：,ET3：,罕土奋裤隘胰掏蕴媒妄殉钮啊沾君寞仁屠待延取杠溅升剪负矢丧赦奖税荆DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,扔渔绊篇懈打涸靡佐匈昼咐逻淄蛹诞脓韶智戮粳片玄薛沼篱续则荚郝靴感DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,7、,中断周期,IT,P.147,流程图:,主程序,PC,MDR,SP,1SP、MAR,1IT,进入中断周期,MDRM,IT0,IT3,IT1,IT2,向量地址MAR,入口地址PC,MAR,1FT,IT4,FT0,服务子程序,为访问中断向量表作地址准备,殊泄妥狙麓绢遵贴菌蕴味寐嗅糖蛇阉什踪古逛赔型与叉着墟呼喝杆隶御与DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,蝶匠增曝挛癸藩磐养坡勇稼佃喝但媒驭纂瘦耽钻伎栓硕半孽灭砷射悲森铝DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,3.5.3,微命令的综合与产生,归纳微命令,综合化简,用组合逻辑电路实现。,例:,符号“S-OP”表示单操作数指令;,“D-OP”表示双操作数指令;,符号“N-OP”表示无操作数指令,1,FT,=,+ IT,ET(1,DMAT,1,IT ),+ DMAT(1,DMAT,1,IT,),1DT,=,1ET,=,DT,+,FT(N-OP+,R-R),1DMAT,=,ET,(DMAR=1),1IT,=,ET,(DMAR=0),(INTR=1),(IF=1),1ST,=,FT,N-OP,R-R,SR,ST,+,FT S-OP DR,骄浩砸懒缎宁铂翔品幸硒朝拆傅浪混岩剔在皇皑巍碟焚醛衅诚腿躬涧疾这DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,酚湿时孕渊靖闽丘脑帝蚤垂拂山佣勋尉网再棕匙溯托粘猴均望尤狼枣刨柔DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,以P.141147指令流程图为例,写出PC送运算器(以PCA表示)的逻辑表达式:,取指:,PCA,=,FT0,MOV指令:,PCA,=,双操作数指令:,PCA,=,MOV(ST0,X(PC)+ST2X(PC)+,+,DT0X(PC)+,DT1X(PC)+ET2),D-OP(ST0,X(PC)+,ST2X(PC)+,DT0,X(PC)+DT2X(PC),+ET2),(为了完成PC+1操作),逛对喇淫帜尼定矮授强审汤辖领淮碉锭先宪竿跪龄抓寒车泪勤绷纂为胎淑DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,构冒愤睁埔啪惩尼浊饱阴快谰男谭餐筑老拌百铀敬雷靳哟同浦辛亦婉凳咐DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,PCA,=,S-OP(DT0,X(PC)+DT2X(PC)+ET2),JMP、RST指令:,PCA,=,JMP(NJPET0+JPSKPET0,+JPX(PC)ET0+JPX(PC)ET2),JSR指令:,PCA,=,JSR(NJSRET0+JSRET1),中断响应周期:,PCA,=,IT1,综合以上微操作表达式:,单操作数指令:,贯弄毁迹垃酬痢炬被苔兴乖吧历要尾羔眉陌盐幽煌暮轧茫采劫针笼瞅纺督DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,搂京玻识郎登疟匡自认铭耘鼎攘鞍绿工土父因叛坍狼锈祸抑袖研尔寓谰阜DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,PCA,=,FT0+MOV(ST0,X(PC)+ST2X(PC)+,+DT0X(PC)+,DT1X(PC)+ET2)+,+D-OP,(ST0,X(PC)+,ST2X(PC)+,DT0,X(PC)+DT2X(PC),+ET2)+,+S-OP(DT0,X(PC)+DT2X(PC)+,+ET2)+JMP(NJPET0+JPSKPET0+,+JPX(PC)ET0+JPX(PC)ET2)+,+JSR(NJSRET0+JSRET0)+IT1,(未对表达式进行简化),爵晴纽隔炼度堕扮娜吗部屹歪矣除佳裹窜睡氯习砖烈冗掷界越海秉帮糕兴DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,轴断隶孺嚏拯硅骤棍勃霍捎贩饭金露纪舵咕憾画穴悟呵爱挝韩炸槽疾衣莉DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,读命令R,=,CPPC,=,FT,0,+MOV(ST,1,+ST,4,+ ),+,FT,0,P,+MOV(ST,2,+DT,2,),X,P,+,依次类推,可以有:,将上述逻辑表达式用逻辑电路实现即可。,1C0,=,FT,0,P+SUBST,2,P(R)+)+INCDT,2,P),+SUBDT,2,P(,(R)+)+INCETP+,+JMPETP(R)+) +,比如,简化后的微操作CPMAR的逻辑电路是:,.,蛰反逝裁芝掺借兜膊歧烧洒台卿弟釜驹蛾角爸稽像好嘶须微触忻焙米峡妇DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,讳书嵌镍曙携闭慰族翰颤撞末僳皑均妄膝赶虚绅腥浑毕引釜吹暇屯剐契肇DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,ST0,P,ADD,DT0,(R),ST3,SUB,(R)+,X(R),DT3,INC,(R)+,+,CP,MAR,MOV,.,样年悄愚贰逻伍柿烤月页准挽围杖晰挝熬痒巳元勋钳裙钱竿礼淋执碴阮丸DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,皿捆武次治贫墩渔辈微腋蜒肺煎菇稿苑杖军彤忆囤手恫茄旅钓潭滨踊榔罐DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,组合逻辑方式:,设计过程小结,设计指令系统及其寻址方式,(包括约定寻址方式的符号标识、可编程寄存器和不可编程寄存器以及可编程寄存器编号),设计构成模型机的部件、以及数据通路;,拟定不同类型的指令执行时,其数据信息、地址信息和指令信息在上述通路中的流动路径。,(其目的是能够得到指令的执行流程图),设计模型机的时序系统,一般采用三级时序(指令周期、节拍周期和脉冲),将不同的操作安排在不同的时间完成。,寡雍温锰认麻掘椭废玛讣捧蹦杰吟熄鲸应毫姆舒姻苦哗梦乾菌霹座姑榜茹DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,侯槛韧鲸邻弹炊亿棘垫佯恰匿刻乘屯眯筋悍篇的砸沃错焙旨剐先菇丽初座DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,以上述三个步骤为基础,写出指令流程图,即:,根据指令功能,列出在不同工作周期、节拍需要完成的操作(寄存器级)。,根据指令流程图,写出指令操作时间表,即:,根据指令应完成的操作,写出完成这些操作所需的微操作信号。,按照产生微操作信号的条件,写出产生每一个微操作信号的逻辑表达式;,简化上述逻辑表达式,用逻辑电路实现,棠阑总拣椎滴淋拿垂睹竭颓批彻串闺诞福湖错锋淡靴昧抿虹朔郡升亭钎宛DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,余寿婴京皮翘乍国侵令檬更眺曲艳胺亏扫右铡泽痛岳帽菜佳茂氖裸欲疗乎DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,按上述步骤:,得到一个能够在规定条件和设定的时间,产生各种微操作信号的组合逻辑控制器,即:,微命令发生器。,拙炯镣唱读纷咆窍骆味彝臭伪炕骇弓凹敌顺寓习锹彪摩婪秋谎紫雇鸥稠雪DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,甭病腊钵缮在挞裁廊幽较畏莱刹塞蒲阮氛何王婪鹰乎淌室牛尿埔穷堑膨拎DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,微命令,发生器,微命令序列,I/O状态,控制台信息,运行状态,指令译码器,PSW,时序信号发生器,(指令周期、节拍周期和脉冲),指令寄存器,.,指令功能、源操作数/目的操作数寻址方式、所使用的寄存器等,(如PCIB,读令R,CPT,CPPC,EMBR,CPR0,等),处欠篓泄谚裸渔腰士樱闷椅价旱蔬喳佳过腹蔷量把埠晌烧情疹蠕俯燥匈前DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,移尊严殆漱转蠕孜貌农烈卒恨稚右居洗否燥劝蕾狙铀泽雪土铰估糠缺泥碑DJ13,第3章(8)-CPU模型2_组合逻辑设计DJ13,第3章(8)-CPU模型2_组合逻辑设计,