半导体器件物理6施敏

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,6,章,MOSFET,及相关器件,6.1 MOS,二极管,6.2 MOSFET,基本原理,6.3 MOSFET,按比例缩小,6.4 CMOS,与双极型,CMOS,6.5,绝缘层上,MOSFET,6.6 MOS,存储器结构,相关主题,MOS,二极管的,V,T,与反型条件,MOSFET,基本特性,按比例缩小理论与短沟道效应的关系,低功耗,CMOS,逻辑,MOS,存储器结构,基本,FET,结构,6.1,MOS,二极管,MOS,二极管是,MOSFET,器件的枢纽；在,IC,中，亦作为一储存电容器；,CCD,器件的基本组成部分。,6.1.1,理想,MOS,二极管,理想,P,型半导体,MOS,二极管的能带图：,功函数（金属的,m,和半导体的,s,）,电子亲和力,理想,MOS,二极管定义：,零偏压时，功函数差,ms,为零；,任意偏压下，二极管中的电荷仅位于半导体之中，且与邻近氧化层的金属表面电荷量大小相等，极性相反；,直流偏压下，无载流子通过氧化层。,MOS,二极管中三个分离系统的能带图,半导体表面三种状态,随金属与半导体所加的电压,V,G,而变化，半导体表面出现三种状态：基本上可归纳为堆积、耗尽和反型三种情况。,以,P,型为例，当一负电压施加于金属上，在氧化层与半导体的界面处产生空穴堆积，,积累现象。,外加一小量正电压，靠近半导体表面的能带将向下弯曲，使多数载流子（空穴）形成耗尽,耗尽现象。,外加一更大正电压，能带向下弯曲更严重，使表面的,E,i,越过,E,F,当电子浓度远大于空穴浓度时,反型现象。,三种状态,由,p,型半导体构成的,MOS,结构在各种,V,G,下的表面势和空间电荷分布,：,表面电势,s,：,s,s,0,空穴耗尽；,s,=,B,禁带中心，,n,s,=n,p,=n,i,；,s,B,反型（,s, 2,B,时，强反型）；,强反型时，表面耗尽区的宽度达到最大值：,Q,s,=Q,n,+Q,sc,=Q,n,-qN,A,W,m,理想,MOS,二极管的,C-V,曲线,V=V,o,+,s,C=C,o,C,j,/(,C,o,+C,j,),强反型刚发生时的金属平行板电压,阈值电压,一旦当强反型发生时，总电容保持在最小值,C,min,。,理想,MOS,二极管的,C-V,曲线,理想情况下的阈值电压：,强反型发生时，,C,min,：,6.1.2,实际,MOS,二极管,金属,-SiO,2,-Si,为广泛研究，但其功函数差一般不为零，且在氧化层内部或,SiO,2,-Si,界面处存在的不同电荷，将以各种方式影响理想,MOS,的特性。,一、功函数差,铝：,q,m,=4.1ev,；,高掺杂多晶硅：,n+,与,p+,多晶硅的功函数分别为,4.05ev,和,5.05ev,；,随着电极材料与硅衬底掺杂浓度的不同，,ms,发生很大变化；,为达到理想平带状态，需外加一相当于功函数的电压，此电压成为平带电压（,V,FB,）。,金属与半导体功函数差对,MOS,结构,C-V,特性的影响,曲线（,1,）为理想,MIS,结构的,C-V,曲线,曲线（,2,）为金属与半导体有功函数差时的,C-V,曲线,二、界面陷阱与氧化层电荷,主要四种电荷类型：界面陷阱电荷、氧化层固定电荷、氧化层陷阱电荷和可动离子电荷。,实际,MOS,二极管的,C-V,曲线,平带电压：,实际,MOS,二极管的阈值电压,：,6.1.3 CCD,器件,三相电荷耦合器件的剖面图,6.2 MOSFET,基本原理,MOSFET,的缩写：,IGFET,、,MISFET,、,MOST,。,1960,年，第一个,MOSFET,首次制成，采用热氧化硅衬底，沟道长度,25um,，栅氧化层厚度,100nm,（,Kahng,及,Atalla,）。,2001,年，沟道长度为,15nm,的超小型,MOSFET,制造出来。,NMOS,晶体管基本结构与电路符号,PMOS,晶体管基本结构与电路符号,工作方式,线性区,6.2.1,基本特性,工作方式,饱,和区,过饱和,推导基本,MOSFET,特性,理想电流电压特性基于如下假设,1,栅极结构理想；,2,仅考虑漂移电流；,3,反型层中载流子迁移率为固定值；,4,沟道内杂质浓度为均匀分布；,5,反向漏电流可忽略；,6,沟道内横向电场,纵向电场,7,缓变沟道近似。,推导基本,MOSFET,特性,简要过程：,1,点,y,处的每单位面积感应电荷,Qs,（,y,）；,2,点,y,处反型层里的每单位面积电荷量,Qn,（,y,）；,3,沟道中,y,处的电导率；,4,沟道电导；,5 dy,片段的沟道电阻、电压降；,6,由源极（,y=0,V=0,）积分至漏极,(y=L,V=V,D,),得,I,D,。,沟道放大图（线性区）,理想,MOSFET,的电流电压方程式：,线性区：,截止区：,I,D,0,V,G,V,T,长沟,MOSFET,的输出特性,饱和区：,转移特性曲线,提取阈值电压,研究亚阈特性,举例：,对一,n,型沟道,n,型多晶硅,-SiO,2,-Si,的,MOSFET,，其栅极氧化层厚度为,8nm,，,N,A,=10,17,cm,-3,，,V,G,=3V,，计算饱和电压。,解：,C,o,=,ox,/,d,=4.32,10,-7,F/cm,2,亚阈值区,当栅极电压小于阈值电压，且半导体表面弱反型时，,-,亚阈值电流；,在亚阈值区内，漏极电流由扩散主导；,在亚阈值区内，漏极电流与,V,G,呈指数式关系；,亚阈值摆幅：,（,lgI,D,）,/ V,G,-1,。,亚,0.1,微米,MOSFET,器件的发展趋势,N+ (P+),N+ (P+),P (N),Source Gate Drain,N+(P+),6.2.2 MOSFET,种类,N,沟增强型,N,沟耗尽型,P,沟增强型,P,沟耗尽型,转移特性,输出特性,6.2.3,阈值电压控制,阈值电压可通过将离子注入沟道区来调整；,通过改变氧化层厚度来控制阈值电压，随着氧化层 厚度的增加，,V,TN,变得更大些，,V,TP,变得更小些；,加衬底偏压；,选择适当的栅极材料来调整功函数差。,6.2.4 MOSFET,的最高工作频率,当栅源间输入交流信号时，由源极增加（减少）流入的电子流，一部分通过沟道对电容充（放）电，一部分经过沟道流向漏极，形成漏极电流的增量。当变化的电流全部用于对沟道电容充（放）电时，,MOS,管就失去放大能力。,最高工作频率定义为：对栅输入电容的充（放）电电流和漏源交流电流相等时所对应的工作频率，,6.2.5 MOSFET,的二阶效应,1.,衬底偏置效应（体效应）,2.,沟道调制效应,3.,亚阈值导电,MOS,管的开启电压,V,T,及体效应,无体效应,源极跟随器,有体效应,体效应系数，,V,BS,0,时，,0,MOS,管体效应的,Pspice,仿真结果,Vb=0.5v,Vb=0v,Vb=-0.5v,I,d,V,g,体效应的应用：,利用衬底作为,MOS,管的第,3,个输入端,利用,V,T,减小用于低压电源电路设计,沟道调制效应,沟道发生夹断后，有效沟道长度,L,实际上是,V,DS,的函数。,L/ L=,V,DS,，,称为沟道调制系数。,的大小与沟道长度及衬底浓度有关。,沟道调制系效应改变了,MOS,管的,I/V,特性，进而改变了跨导。输出阻抗,r,。约为,1,/ (,I,D,),。,MOSFET,的沟道调制效应,L,L,6.2.6 MOSFET,的温度特性,体现在阈值电压、沟道迁移率与温度的关系：,1.,V,T,T,的关系,对,NMOS,：,T,增加，,V,TN,减小；,对,PMOS,：,T,增加，,V,TP,增加。,2.,T,的关系,若,E1,；,3.,电源所提供的最大电流大于寄生可控硅导通所需要的维持电流,I,H,。,Latch-up (,闩锁效应,),避免闩锁效应，工艺上可采取的措施：,使用金掺杂或中子辐照，以降低少数载流子寿命,阱结构或高能量注入以形成倒退阱，可以提升基极杂质浓度,将器件制作在高掺杂衬底上的低掺杂外延层中,采用沟槽隔离结构,CMOS,开关（传输门）,BiCMOS,Bi-CMOS,工艺是把双极器件和,CMOS,器件同时制作在同一芯片上，它综合了双极器件高跨导、强负载驱动能力和,CMOS,器件高集成度、低功耗的优点，使其互相取长补短，发挥各自的优点，它给高速、高集成度、高性能的,LSI,及,VLSI,的发展开辟了一条新的道路。,6.5,绝缘层上,MOSFET,（,SOI,）,MOSFET,被制作在绝缘衬底上，如果沟道层为非晶或多晶硅时，称为薄膜晶体管（,TFT,）；如沟道层为单晶硅，称为,SOI,。,氢化非晶硅,TFT,是大面积,LCD,以及接触影像传感器等电子应用中的重要器件。,多晶硅,TFT,比氢化非晶硅,TFT,有较高的载流子迁移率和较好的驱动能力。,半导体存储器：挥发性与非挥发性存储器。,DRAM,、,SRAM,是挥发性存储器,；,非挥发性存储器被广泛应用在,EPROM,、,EEPROM,、,flash,等,IC,中,6.6 MOS,存储器结构,DRAM,存储单元基本结构,SRAM,存储单元结构图,(,a,),六管,NMOS,存储单元；,(,b,),六管,CMOS,存储单元,SIMOS,管的结构和符号,EPROM,存储器结构,EPROM,的存储单元采用浮栅雪崩注入,MOS,管,(Floating-gate Avalanche-Injuction Metal-Oxide-Semiconductor,简称,FAMOS,管,),或叠栅注入,MOS,管,(Stacked-gate Injuction Metal-Oxide-Semiconductor,简称,SIMOS,管,),Gf,栅周围都是绝缘的二氧化硅，泄漏电流很小，所以一旦电子注入到浮栅之后，就能保存相当长时间,(,通常浮栅上的电荷,10,年才损失,30%),。,擦除,EPROM,的方法是将器件放在紫外线下照射约,20,分钟， 浮栅中的电子获得足够能量，从而穿过氧化层回到衬底中， 这样可以使浮栅上的电子消失，,MOS,管便回到了未编程时的状态，从而将编程信息全部擦去。,Flotox,管的结构和符号,E,2,PROM,的存储单元,E,2,PROM,的存储单元,E,2,PROM,的存储单元采用浮栅隧道氧化层,MOS,管,(Floating-gate Tunnel Oxide MOS,，简称,Flotox),。,Flotox,管也是一个,N,沟道增强型的,MOS,管，与,SIMOS,管相似，它也有两个栅极,控制栅和浮栅，不同的是,Flotox,管的浮栅与漏极区,(N+),之间有一小块面积极薄的二氧化硅绝缘层,(,厚度在,210,-8,m,以下,),的区域，称为隧道区。当隧道区的电场强度大到一定程度,(,10,7,V/cm),时，漏区和浮栅之间出现导电隧道，电子可以双向通过，形成电流。,E,2,PROM,的编程和擦除都是通过在漏极和控制栅上加一定幅度和极性的电脉冲实现的，虽然已改用电压信号擦除了，但,E,2,PROM,仍然只能工作在它的读出状态，作,ROM,使用。,快闪存储器,存储单元,(,a,),叠栅,MOS,管；,(,b,),存储单元,Flash Memory,快,闪存储器,(Flash Memory),是新一代电信号擦除的可编程,ROM,。它既吸收了,EPROM,结构简单、编程可靠的优点，又保留了,E,2,PROM,用隧道效应擦除快捷的特性，而且集成度可以做得很高。其结构与,EPROM,中的,SIMOS,管相似，两者区别在于,浮栅与衬底间氧化层的厚度不同,。在,EPROM,中氧化层的厚度一般为,3040 nm,，在快闪存储器中仅为,1015 nm,而且浮栅和源区重叠的部分是源区的横向扩散形成的，面积极小,因而浮栅,-,源区之间的电容很小，当,G,c,和,S,之间加电压时，大部分电压将降在浮栅,-,源区之间的电容上。,快闪存储器的写入方法和,EPROM,相同， 即利用,雪崩注入的方法使浮栅充电。擦除方法是利用隧道效应进行,的，类似于,E,2,PROM,写,0,时的操作。,作 业,1,1,、画出,n,衬底的理想,MOS,二极管的能带,2,、,P213 5,，,6,，,8,。,作 业,2,1,、,P214 15,，,18,，,19,，,20,，,21,作 业,3,1,、什么是短沟道,MOSFET,的,DIBL,效应？,2,、画出,CMOS,反相器的芯片剖面示意图、闩锁效应等效电路？闩锁效应导通条件？,工艺上避免闩锁效应采取的措施？,3,、比较双极型晶体管与,MOSFET,两种器 件？,