N阱CMOS工艺流程

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,N阱CMOS工艺,1, 初始材料,CMOS集成电路通常制造在尽可能重掺杂硼的P型（100）衬底上以减小衬底电阻 ,防止闩锁效应。,2, 外延生长,CMOS工艺的第一步是在衬底上生长一层轻掺杂的P型外延层，比标准双极工艺采用的外延层薄很多。理论上CMOS工艺不需要外延层，因为MOS管可以直接在P型衬底上形成。外延工艺增加了成本，但是采用P+衬底可以提高抗闩锁效应的能力。,3, N阱扩散,使用N阱掩模版对甩在氧化层上的光刻胶进行光刻。,4, N阱注入,光刻1，,刻,N阱掩膜版,氧化层,P-SUB,5,曝 光,光刻1，,刻,N阱掩膜版,光刻胶,掩膜版,6,氧化层的刻蚀,光刻1，,刻,N阱掩膜版,7,N阱注入,光刻1，,刻,N阱掩膜版,8,形成N阱,N阱,P-SUB,9, 场区LOCOS （局部氧化）,基本CMOS工艺采用LOCOS技术选择性地生长厚氧化层，只在形成源器件的区域留下薄的缓冲氧化层。芯片上的局部氧化区域称为场区，而被保护未形成氧化层的区域称为有源区。LOCOS工艺首先在整个晶圆上淀积一层氮化硅，然后用反型槽掩模版光刻氮化硅，最后采用选择性可是除去场区上的氮化层。,10,氮化硅的刻蚀,光刻2，刻有源区掩膜版,二氧化硅,掩膜版,11,沟道终止注入,P型外延场区接受P型的沟道终止注入，而N阱场区接受N型沟道终止注入，这里包含大面积硼注入和选择性磷注入,12,场氧的生长,光刻2，刻有源区掩膜版,二氧化硅,氮化硅,掩膜版,13,去除氮化硅,光刻3，刻多晶硅掩膜版,FOX,14, 阈值调整,目的为了让PMOS和NMOS管拥有相同的阈值电压绝对值。,可以先注入P型杂质（B），再N型杂质（P），因为B的扩散系数小；也可以只注入P型杂质（B）进行调节。,15,采用一步调节方法,16,重新生长二氧化硅（栅氧）,光刻3，刻多晶硅掩膜版,栅氧,场氧,17, 多晶硅淀积和光刻,光刻3，刻多晶硅掩膜版,多晶硅,18,刻蚀多晶硅,光刻3，刻多晶硅掩膜版,掩膜版,19, 源/漏注入,现在完成的多晶硅栅可作为NMOS管和PMOS管的源/漏自对准注入的掩模版。在下图中，先进行N型的源/漏注入（NSD），采用As杂质；然后进行P型源/漏注入（PSD），采用B。,由于As的扩散系数小。所以先NSD,20,P,+,离子注入,光刻4，刻,P,+,离子注入,掩膜版,掩膜版,P,+,21,N,+,离子注入,光刻5，刻,N,+,离子注入,掩膜版,N,+,22, 接触、金属化及保护层,接触孔硅化后，在晶圆上先溅射一层难溶金属薄膜，然后淀积较厚的掺铜铝层。然后就是在最后一层金属上淀积保护层,。,23,生长磷硅玻璃,PSG,PSG,24,光刻接触孔,光刻6，,刻接触孔,掩膜版,P,+,N,+,25,刻 铝,光刻7，,刻Al,掩膜版,Al,26,刻铝,V,DD,Vo,V,SS,27,光刻8，,刻压焊孔,掩膜版,钝化层,淀积钝化层,28,29,30,NMOS Transistors,31,PMOS晶体管,32,衬底PNP管,33,多晶电阻,34,NSD和PSD电阻,35,电 容,36,