EricBogatin著信号完整性PCBSISH

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,高速电路与系统互连设计中,信号完整性,(SI),分析,(,之,120,：综述,),CAD,研究所,1,信号完整性,(SI),可以泛指,由互连线引起的所有信号电压电平和电流不正常现象，包括：噪声、干扰和时序等,。,狭义的信号完整性，是指信号电压,(,电流,),波形的形状及质量,包括,反射和串扰,。由于物理互连造成的干扰和噪声，使得连线上信号的波形外观变差，出现了非正常形状的变形，称为信号完整性被破坏。,信号完整性问题是物理互连在高速情况下的直接结果。,2,图,0-1,五种,PCB,互连线的形式,3,电路图给出元器件及其互连关系。而同一个网络，电属性相同，其互连拓扑关系可能如下：,点到点,远端簇,菊花链,图,0-2,单个网络的各种互连拓扑情况,4,5,物理互连的电阻、电容、电感和传输线效应影响了系统性能。作者,Eric,将后果归结为四类,SI,问题：,反射,(reflection),；,串扰,(crosstalk),；,电源噪声,（同步开关,SSN,、地弹、轨道塌陷）,；,电磁干扰,(EMI),。,此种划分系一家之言！,6,图,0-3,四种信号完整性问题图解,7,图,0-4,有振铃曲线是由于阻抗不匹配造成的反射现象,8,图,0-5,实际互连的阻抗不匹配示例,9,图,0-6 PCB,板上线条接有源端串接电阻,40,(,红色,),、无源端串联端接电阻,(,蓝色,),负载端不同的电压信号,10,图,0-7,互连线的远端和近端串扰情况,11,图,0-8,三种电源噪声和地弹情况,12,图,0-9 PCB,的,EMI,情况,13,有损传输线引起数据完整性,(DI),问题,有损传输线引起上升边退化，从而引起符号间干扰或,ISI,，造成数据不完整问题。,当频率大于,1GHz,时，介质损耗的增长与频率成正比，而导线损耗与频率的平方根成正比,(,注意此处的自变量为频率,),。,FR4,的介质损耗对当传输,10inch,后，上升边将增加到,100ps,。,14,图,0-10,由于有损线造成的上升边退化,15,同层屏蔽线,Gnd,V,DD,Gnd,屏蔽层,衬底层,(,Gnd,),图,0-11,对抗线间串扰的屏蔽措施剖面说明,16,图,0-12,为了减小电感，实际去耦电容过孔的安装情况,17,去耦电容,V,DD,芯片内核,Gnd,板线,键合线,图,0-13,去耦电容消除地弹，仍不如芯片内去耦,18,图,0-14,电缆外加装扼流圈防止,EMI,19,SI,的四种分析、描述手段和途径,经验法则；,解析近似；,数值仿真,(,有,场和路两种途径,),；,实际测量。,20,SI,仿真用软件,SPICE,（侧重,IC,的仿真程序）,Mentor,公司：,Hyperlynx,Candence,公司：,SigXP,（,SigXplorer,）,Ansoft: HFSS,（高频结构仿真器）、,SI2D,Agilent,公司：,ADS,21,测量高速互连的三种主要仪器,阻抗分析仪；,矢量网络分析仪,(VNA),；,时域反射仪,(TDR),。,22,图,0-15,信号线,1,穿过电源,2,、地平面,3,到达,4,。返回电流经由电源、地平面间的容性耦合，从第,3,层跳到第,2,层。,23,