TTL逻辑门电路

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,EXIT,EXIT,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,旧课回顾：,1.,卡诺图化简法步骤,2.,画包围圈规则,导语：,前面学习的都是数字电子技术的基础部分，让我们知道在数字系统中信息都是用什么表示的，怎么将一个复杂的逻辑函数转换成简单的逻辑函数，我们将复杂的函数转换为简单的就是为了用逻辑门电路实现逻辑函数的逻辑关系。,1,概述,第,3,章逻辑门电路,分立元件门电路,TTL,集成逻辑门,CMOS,集成逻辑门,集成逻辑门的应用,本章小结,2,3.1,概 述,主要要求：,了解逻辑门电路的作用和常用类型。,理解高电平信号和低电平信号的含义。,3,TTL,即,T,ransistor-,T,ransistor,L,ogic,CMOS,即,C,omplementary,M,etal-,O,xide-,S,emiconductor,一、门电路的作用和常用类型,按功能特点不同分,普通门,(,推拉式输出,),CMOS,传输门,输出,开路门,三态门,门电路,(Gate Circuit),指用以实现基本逻辑关系和,常用复合逻辑关系的电子电路。,是构成数字电路的基本单元之一,按逻辑功能不同分,与门,或门,非门,异或门,与非门,或非门,与或非门,按电路结构不同分,TTL,集成门电路,CMOS,集成门电路,输入端和输出端都用三极管的逻辑门电路。,用互补对称,MOS,管构成的逻辑门电路。,4,二、高电平和低电平的含义,高电平和低电平为某,规定范围,的电位值，而非一固定值。,高电平信号是多大的信号？低电平信号又是多大的信号？,1,0,高电平,低电平,0,1,高电平,低电平,正逻辑体制,负逻辑体制,由门电路种类等决定,5,主要要求：,理解,三极管的开关特性，,掌握,三极管开关,工作的条件。,3.2,分立元件门电路,理解二极管、三极管门电路和组合逻辑门,电路。,6,I,C(sat),Q,A,u,CE,U,CE(sat),O,i,C,M,N,I,B(sat),T,S,临界饱和线,饱,和,区,放大区,一、三极管的开关作用及其条件,截止区,u,BE,U,TH,，则与非门开通，,输出低电平,U,OL,；,u,I,U,TH,，则与非门关闭，,输出高电平,U,OH,。,14,输入负载特性测试电路,输入负载特性,曲线,0,u,I,/V,R,1,/k,U,OFF,1.1,F,N,R,OFF,R,ON,2.,输入负载特性,R,OFF,称关门电阻。,R,I,R,ON,时，相应输入端相当于输入高电平。对,STTL,系列，,R,ON,2.1 k,。,R,ON,R,OFF,U,OFF,15,例,下图中，已知,R,OFF,800,，,R,ON,3 k,，试对应,输入波形定性画出,TTL,与非门的输出波形。,(,a,),(,b,),t,A,0.3 V,3.6 V,O,不同,TTL,系列，,R,ON,、,R,OFF,不同。,相应输入端相当于输入低电平，也即相当于输入逻辑,0,。,逻辑,0,因此,Y,a,输出恒为高电平,U,OH,。,相应输入端相当于输入高电平，也即相当于输入逻辑,1,。,逻辑,1,因此，可画出波形如图所示。,Y,b,t,O,Y,a,t,U,OH,O,解：图,(,a,),中，,R,I,= 300,R,ON,3 k,16,使用时需,外接,上拉电阻,R,L,即,Open collector gate,，,简称,OC,门。,常用的有集电极开路与非门、三态门、或非门、与或非门和异或门等。它们都是在与非门基础上发展出来的，,TTL,与非门的上述特性对这些门电路大多适用。,V,C,可以等于,V,CC,也可不等于,V,CC,二、其他功能的,TTL,门电路,(,一,),集电极开路与非门,1.,电路、逻辑符号和工作原理,OC,门,17,相当于与门作用。,因为,Y,1,、,Y,2,中有低电,平时，,Y,为低电平；只有,Y,1,、,Y,2,均为高电平时，,Y,才为高电平，故,Y,=,Y,1,Y,2,。,2.,应用,(,1,),实现线与,两个或多个,OC,门的输出端直接相连，相当于将这些输出信号相与，称为线与。,Y,只有,OC,门才能实现线与。普通,TTL,门输出端不能并联，否则可能损坏器件。,注意,18,(,2,),驱动显示器和继电器等,例,下图为用,OC,门驱动发光二极管,LED,的显示电路。,已知,LED,的正向导通压降,U,F,= 2V,，正向工作电流,I,F,= 10 mA,，为保证电路正常工作，试确定,R,C,的值。,解,：,为保证电路正常工作，应满足,因此,R,C,= 270,分析：,该电路只有在,A,、,B,均为高电平，使输出,u,O,为低电平时，,LED,才导通发光；否则,LED,中无电流流通，不发光。,要使,LED,发光，应满足,I,R,c,I,F,= 10 mA,。,19,TTL,CMOS,R,L,V,DD,+5 V,(,3,),实现电平转换,TTL,与非门有时需要驱动其他种类门电路，而不同种类门电路的高低电平标准不一样。应用,OC,门就可以适应负载门对电平的要求。,OC,门的,U,OL,0.3V,，,U,OH,V,DD,，正好符合,CMOS,电路,U,IH,V,DD,，,U,IL,0,的要求。,V,DD,R,L,20,(,二,),三态输出门,1.,逻辑符号,EN,称使能信号或控制信号，,A,、,B,称数据信号。,21,EN,即,Enable,功能表,Z,0,AB,1,Y,EN,使能端的两种控制方式,使能端低电平有效,使能端高电平有效,功能表,Z,1,AB,0,Y,EN,EN,22,2.,应用,任何时刻,EN,1,、,EN,2,、,EN,3,中只能有一个为有效电平，,使相应三态门工作，而其他三态输出门处于高阻状态，从而实现了总线的复用。,总线,(,1,),构成单向总线,23,D,I,D,O,/,D,I,D,O,0,0,高阻态,工作,D,I,EN,= 0,时，总线上的数据,D,I,经反相后在,G,2,输出端输出。,(,2,),构成双向总线,D,I,D,O,/,D,I,D,O,1,1,工作,D,O,高阻态,EN,= 1,时，数据,D,O,经,G,1,反相后传送到总线上。,D,I,D,O,/,D,I,D,O,1,1,工作,D,O,高阻态,EN,= 1,时，数据,D,O,经,G,1,反相后传送到总线上。,D,I,D,O,/,D,I,D,O,24,1.,TTL,集成逻辑门的使用要点,(,1,),电源电压用,+ 5 V,，,74,系列应满足,5 V,5%,。,(,2,),输出端的连接,普通,TTL,门输出端不允许直接并联使用。,三态输出门的输出端可并联使用，但同一时刻只能有,一个门工作，其他门输出处于高阻状态。,集电极开路门输出端可并联使用，但公共输出端和,电源,V,CC,之间应接负载电阻,R,L,。,输出端不允许直接接电源,V,CC,或直接接地。,输出电流应小于产品手册上规定的最大值。,三、,TTL,集成门应用要点,25,2.,多余输入端的处理,与门和与非门的多余输入端接逻辑,1,或者与有用输入端并接。,接,V,CC,通过,1 10 k,电阻接,V,CC,与有用输入端并接,TTL,电路输入端悬空时相当于输入高电平，,做实验时与门和与非门等的,多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。,26,或门和或非门的多余输入端接逻辑,0,或者与有用输入端并接,27,例,欲用下列电路实现非运算，试改错。,(,R,OFF,700,，,R,ON,2.1 k,),28,解：,OC,门输出端需外接上拉电阻,R,C,5.1k,Y,= 1,Y,= 0,R,I,R,ON,，相应输入端为高电平。,29,R,OFF,称关门电阻。,R,I ,R,ON,时，相应输入端相当于输入高电平。对,STTL,系列，,R,ON,2.1 k,。,TTL,与非门开门电阻，关门电阻,与门和与非门的多余输入端接逻辑,1,或者与有用输入端并接。,或门和或非门的多余输入端接逻辑,0,或者与有用输入端并接。,应用集成门电路时，应注意：,（,1,）,多余输入端的处理,小 结,30,TTL,电路只能用,5 V,(,74,系列允许误差,5%,),；,(,1,),电源电压的正确使用,(,2,),输出端的连接,开路门的输出端可并联使用实现线与,，还可用来驱动需要一定功率的负载。,三态输出门的输出端也可并联，用来实现总线结构，但三态输出门必须分时使能。,使用三态门时，需注意使能端的有效电平。,普通门,(,具有推拉式输出结构,),的输出端不允许直接并联实现线与,。,作业：,P82,，,3.7,，,3.10,题,31,