chapter8输入输出系统

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,计算机组成原理,1,第八章 输入输出系统,本章内容,8.1,外围设备的速度分级与信息交换方式,8.2,程序查询方式,8.3,程序中断方式,8.4 DMA,方式,8.5,通道方式,8.6,通用,I/O,标准接口,2,8.1,外围设备的速度分级与信息交换方式,8.1.1,外围设备的,速度分级,1.,将,高速工作的处理机,同,不同速度工作的外围设备,相连接需解决的问题,处理机与外围设备在,时间上的同步,(,定时问题,),2.,输入,/,输出设备同,CPU,交换数据的过程,输入过程：,(1)CPU,把一个地址值放在地址总线上，选择某一输入设备,(2)CPU,等候输入设备的,数据成为有效,(3)CPU,从数据总线读入数据，并存入一个相应的寄存器,输出过程：,(1)CPU,把一个地址值放在地址总线上，选择一个输出设备,(2)CPU,把数据放到数据总线上,(3),输出设备认为,数据有效,，从而把数据取走,数据何时有效是关键,数据何时有效是关键,目录,3,3. CPU,与外围设备之间的定时方式,(1),速度极慢或简单的外围设备,无条件输入输出,(2),慢速或中速的外围设备,异步定时,(,查询输入输出、中断,),在,CPU,和外设间用问答信号进行定时，故称为,应答式,数据交换,(3),高速的外围设备,同步定时、,DMA,输入输出,外设以相等的时间间隔进行操作，,CPU,也以等间隔的速率执行输入,/,输出指令 ，故称为,同步定时方式,；一旦,CPU,和外设发生同步，它们之间的数据交换便靠,时钟脉冲来控制,直接内存访问,(DMA),方式是更快的同步传送,4,CPU,接收一批数据字的流程图,定时方式,启动,就绪,?,传送一个字,CPU,发响应信号,复位就绪,结束,N,N,Y,Y,传送完,?,5,4. I/O,对系统性能的影响,【,例,1】,假设有一个运行时间为,100,秒的基准程序，其中,90,秒是,CPU,时间，剩下的是,I/O,占用的时间。如果在以后的,5,年里，,CPU,的速度每年提高,50%,但,I/O,时间保持不变，那么,5,年后运行程序要耗费多少时间？,I/O,时间所占的比例是多少,?,解：耗费的时间,=CPU,时间,+ I/O,时间,目前，,I/O,时间,=100-90=10,秒,今后五年内,CPU,时间、,I/O,时间及其所占比例如下表：,第,n,年后,CPU,时间,I/O,时间,耗费总时间,I/O,时间所占比例,0,90,10,秒,100,秒,10%,1,90/1.5=60,秒,10,秒,70,秒,14%,2,60/1.5=40,秒,10,秒,50,秒,20%,3,40/1.5=27,秒,10,秒,37,秒,27%,4,27/1.5=18,秒,10,秒,28,秒,36%,5,18/1.5=12,秒,10,秒,22,秒,45%,6,8.1.2,信息交换方式,CPU,管理外围设备的方式分为,4,种,1.,程序查询方式,优点,：硬件结构简单,缺点,：,CPU,效率低，即使是轮询,2.,程序中断方式,优点：,节省了,CPU,的时间，适用于随机出现的、实时性的服务,缺点：,硬件结构比程序查询方式复杂一些，服务开销时间较大,3.,直接内存访问,(DMA),方式,DMA,控制器接管对总线的控制，数据交换不经过,CPU,，直接在内存和外围设备之间，以高速进行数据传送,优点：,数据传送速度很高，仅受到内存访问时间的限制,缺点：,与中断方式相比，需要更多的硬件,适用于内存和高速外围设备之间大批数据交换的场合,7,4.,通道方式,通道,一个具有特殊功能的处理器，也称,输入输出处理器,(IOP),，可以实现对外围设备的统一管理和外围设备与内存之间的数据传送,大大提高了,CPU,的工作效率，但以花费更多硬件为代价,输入,/,输出控制方式,主要由程序实现,程序查询方式,程序中断方式,DMA,方式,通道,方式,外围设备的输入,/,输出控制方式,主要由硬件实现,8,8.2,程序查询方式,(,程序控制,I/O,方式,),(2),从,I/O,接口读入状态字,(3),检查状态字中的标志，判断可否进行数据交换,(4),若该设备没有准备就绪，重复,(2),、,(3),，直至其准备好,(5),从接口的数据缓冲器读取输入的数据或将数据输出至接口的数据缓冲器；并将状态标志复位,目录,(1)CPU,向,I/O,设备发出命令字，请求进行数据传送,1,、设备编址,统一编址,独立编址,2,、输入输出指令,具有的,3,个基本功能,3,、程序查询方式的接口,设备选择电路,数据缓冲寄存器,设备状态标志,4,、程序查询输入,/,输出方式,程序执行的动作,查询方式传送一批数据的流程图,程序查询,(,轮询,),流程图,9,用查询方式传送一批数据的程序流程图,设置计数值,设置内存缓冲区首址,启动外设,传送一个数据,修改内存地址,结束,I/O,传送,修改计数器,准备好？,传送完？,否,是,是,否,10,程序查询,I/O,设备流程图,设备服务程序的功能：,(1),实现数据传送,输入,/,输出,(2),修改内存地址，为下一次数据传送做准备,(3),修改传送字节数，以便修改传送长度,(4),进行状态分析或其他控制功能,11,8.3,程序中断方式,8.3.1,中断的基本概念,1.,中断的概念,特点,：,CPU,和外围设备的一些操作并行地进行，效率高,2.,中断处理过程流程图,目录,主程序,A,请求中断,B,请求中断,C,请求中断,主程序,A,中断服务子程序,B,中断服务子程序,C,中断服务子程序,中断处理示意图,12,中断处理过程流程图,说明：,(1),受理中断请求的,时刻,(2),保存现场,(3),响应中断时对,中断屏蔽触发器,的设置；允许中断嵌套时的处理方法,(4),中断处理过程由,硬件,和,软件,结合来完成,中断周期,(,硬件,),中断服务子程序,(,软件,),13,控制,8.3.2,程序中断方式的基本,I/O,接口,IM,IR,公用寄存器,0 1,BS,EI,数据缓冲寄存器,中断向量逻辑,设备选择,PC,IR,动作开始,动作结束,传送数据,动作开始,数据缓冲寄存器,传送数据,1,2,3,4,5,动作结束,6,7,PC,IR,8,公用寄存器,10,9,接口,设备,CPU,0 1,RD,输入数据的控制过程,程序中断方式基本接口示意图,准备就绪的标志,(RD),中断触发器,允许中断触发器,(EI),中断请求触发器,(IR),中断屏蔽触发器,(IM),控制,14,1.,单级中断的概念,所有中断源都属,同一级,，通过,一条线,发中断申请，离,CPU,近的优先权高；,不允许嵌套,；以,链式查询,方式识别中断源,8.3.3,单级中断,15,2.,单级中断源的识别,采用,串行排队链法,INTO,001010,001011,001000,数据总线,编码器,INTA,INTI,IR,1,IS,1,IR,2,IS,2,IR,3,IS,3,1,2,3,4,5,6,IR,1,IR,2,IR,3,中断优先级排队链,中断向量产生逻辑,16,3.,中断向量的产生,向量地址,由一串布尔量序列表示的存储器的地址码,向量中断,：,CPU,识别出某中断源时，由,硬件直接产生,一个与该中断源对应的向量地址，指出中断源设备的中断服务程序入口,有些计算机中的向量地址不是直接地址，而是个,“,位移量,”,还有些采用,向量地址转移,的方法,17,1.,多级中断的概念,根据各中断事件的,轻重缓急,程度不同将中断源分为,若干级别,，每一中断级分配一个优先权；优先权高的中断级可打断优先权低的中断服务程序，以,程序嵌套方式,工作,8.3.4,多级中断,主程序,一级中断服务程序,二级中断服务程序,三级中断服务程序,多级中断示意图,根据系统的配置不同分类：,一维多级中断,、,二维多级中断,18,设备,A,设备,D,一维多级中断结构,设备,G,19,20,(1),中断请求寄存器,、,中断屏蔽寄存器,在多级中断中的作用,(2),不同级的中断源间可实现嵌套，但同一级内一般不允许嵌套,(3),多级中断系统由,硬件逻辑,识别中断源；在二维中断结构中，先用,中断优先级排队电路,确定优先响应的中断级，再通过,链式查询的硬件逻辑,确定具体的中断源,采用了,独立请求方式与链式查询方式相结合,的方法决定首先响应哪个中断源,(4),和单级中断类似，多级中断中也使用,堆栈,保存现场,信息,使用堆栈保存现场的好处,控制逻辑简单，先进后出原则；不需单独设置现场保护区,关于多级中断的说明,21,2.,多级中断源的识别,一维的多级中断请求,采用,独立请求方式,的逻辑结构,中断源识别的过程,在二维多级中断中，还要进一步用,串行链式方式,查询,采用,二维方式,设计中断排队逻辑,22,23,【,例,2】,二维中断系统如图，,请问：,(1),在中断情况下，,CPU,和设备的优先级如何考虑,?,请按降序排列各设备的中断优先级,(2),若,CPU,现执行设备,B,的中断服务程序，,IM2,，,IM1,，,IM0,的状态是什么,?,如果,CPU,执行设备,D,的中断服务程序，,IM2,，,IM1,，,IM0,的状态又是什么,?,(3),每一级的,IM,能否对某个优先级的个别设备单独进行屏蔽,?,如果不能，采取什么办法可达到目的,?,(4),假如设备,C,一提出中断请求，,CPU,立即进行响应，如何调整才能满足此要求,?,【,解,】,(1),在中断情况下，,CPU,的优先级最低；,各设备的,优先次序是：,ABCDEFGHICPU,24,25,(2),执行设备,B,的中断服务程序时,IM,2,IM,1,IM,0,=111,执行设备,D,的中断服务程序时，,IM,2,IM,1,IM,0,=011,(3),每一级的,IM,标志,不能,对某个优先级的个别设备进行,单独屏蔽,。可将接口中的,EI(,中断允许,),标志清,“,0,”,，禁止设备发出中断请求,(4),要使设备,C,的中断请求及时得到响应，,可将设备,C,从第,2,级取出来，单独放在第,3,级上,，使第,3,级的优先级最高，即令,IM,3,=0,即可,？,仍然采用,3,级中断，只是把,C,提到,A,的前面,(,最靠近,CPU),，是否满足要求,26,【,例,3】,参见例,2,所示的系统,，只考虑,A,，,B,，,C,三个设备组成的单级中断结构，要求,CPU,在执行完当前指令时对中断请求进行服务。设：,(1)CPU,“,中断批准,”,机构在响应一个新的中断之前，先要让被中断程序的一条指令一定要执行完毕；,(2)T,DC,为查询链中每个设备的延迟时间；,(3)T,A,，,T,B,，,T,C,分别为设备,A,，,B,，,C,的服务程序所需的执行时间；,(4)T,S,T,R,为保存现场和恢复现场所需的时间；,(5),主存工作周期为,T,M,。 试问：就这个中断请求环境来说，系统在什么情况下达到中断饱和,?,【,解,】,参阅中断处理流程,8.5,，并假设执行一条指令的时间也为,T,M,。如果三个设备同时发出中断请求，那么依次分别处理设备,A,、设备,B,、设备,C,的时间如下：,t,A,= 2T,M,+ T,DC,+ T,S,+ T,A,+ T,R,t,B,= 2T,M,+ 2T,DC,+ T,S,+ T,B,+ T,R,t,C,= 2T,M,+ 3T,DC,+ T,S,+ T,C,+ T,R,处理三个设备所需的总时间为：,T=t,A,+t,B,+t,C,T,是达到中断饱和的最小时间，即,中断极限频率为：,f=1/T,其中,2T,M,是取出指令并执行指令的时间,27,28,将,中断接口,与,优先级判断,等功能集于一身,8.3.5,中断控制器,(8259),29,8259,的中断优先级的选择方式,(1),完全嵌套方式,固定优先级方式，,IR,0,的优先级最高，,IR,7,的最低,(2),轮换优先级方式,A,：优先级自动轮换,(3),轮换优先级方式,B,：指定轮换方式,(4),查询方式,：由,CPU,查询,8259,的中断状态寄存器,8259,提供的屏蔽方式,(1),简单屏蔽方式,：提供,8,位屏蔽字,(2),特殊屏蔽方式,允许来自低优先级的外设中断请求去中断高优先级的服务程序,30,1.,中断类型,中断,通常称为,外部中断,，由,CPU,的外部硬件信号引发；分为：,(1),可屏蔽中断：,INTR,引脚、,IF,标志,(2),非屏蔽中断：,NMI,引脚；不能被禁止,异常,通常称为,异常中断,，由指令执行引发的；分为：,(1),执行异常：,CPU,执行一条指令过程中出现错误、故障等引发,(2),执行软件中断指令：,执行,INT n,指令,异常中断的优先级高于外部中断,Pentium,共有,256,种,中断和异常；,中断向量号,(0-255),CPU,识别中断类型取得中断向量号的途径：,(1),外部提供,：,INTR,和,NMI,的中断向量号的获取方法,(2)CPU,识别错误、故障现象，,自动指定,向量号,(3),指令给出,，如软件中断指令,INT n,8.3.6,Pentium,中断机制,31,2.,中断服务子程序进入过程,中断向量号检索表,实模式为,中断向量表,IVT,；保护模式为,中断描述符表,IDT,CPU,由中断类型号获取中断服务子程序入口地址的方法,(1),实模式下使用,中断向量表,(2),保护模式下使用,中断描述符表,32,33,保护模式下使用中断描述符表,保护模式为,32,位寻址。中断描述符表,IDT,每一表项对应一个中断向量号,，表项称为,中断门描述符,、,陷阱门描述符,。这些门描述符为,8,字节长，对应,256,个中断向量号，,IDT,表长为,2KB,。由中断描述符表寄存器,IDTR,来指示,IDT,的内存地址,以中断向量号乘以,8,作为访问,IDT,的偏移，读取相应的中断门,/,陷阱门描述符表项。门描述符 给出中断服务子程序入口地址,(,段，偏移,),，其中,32,位偏移量装入,EIP,寄存器，,16,位的段值装 入,CS,寄存器。由于此段值是选择符，还必须访问,GDT,或,LDT,，才得到段的基地址,34,35,3.,中断处理过程,(1),当中断处理的,CPU,控制权转移涉及到,特权级改变,时，必须把当前的,SS,和,ESP,的内容压入系统堆栈予以保存,(2),标志寄存器,EFLAGS,的内容也压入堆栈,(3),清除标志触发器,TF,和,IF,(4),当前的代码段寄存器,CS,和指令指针,EIP,也压入此堆栈,(5),如果中断发生伴随有错误码，则错误码也压入此堆栈,(6),完成上述中断现场保护后，获取的中断服务子程序入口地址,(,段，偏移,),分别装入,CS,和,EIP,，开始执行中断服务子程序,(7),中断服务子程序最后的,IRET,指令使中断返回；保存在堆栈中的中断现场信息被恢复，并由中断点继续执行原程序,36,8.4 DMA,(Direct Memory Access),方式,8.4.1 DMA,的基本概念,1.,特点：,完全由,硬件执行,的,I/O,交换；,DMA,控制器,从,CPU,完全接管对总线的控制；,数据交换,不经过,CPU,；,DMA,方式一般用于,高速传送成组数据,2.,主要优点：,速度快,且,有利于,CPU,效率,的发挥,3. DMA,的基本操作,(1),外围设备发出,DMA,请求,(2)CPU,响应,请求，改成,DMA,操作方式，,DMA,控制器接管总线,(3),由,DMA,控制器对内存寻址、数据传送个数的计数，并执行数据,传送,的操作,(4),向,CPU,报告,DMA,操作的,结束,目录,注：,传送前预处理和传送后处理均由管理程序承担,37,DMA,控制器与,CPU,分时使用内存,的三种方法：,1.,停止,CPU,访问内存,DMA,传送过程中，,CPU,基本处于,不工作,或者说,保持,状态,8.4.2 DMA,传送方式,优点：,控制,简单,，适用于数据,传输率很高,的设备进行成组传送,缺点：,在,DMA,控制器访内阶段，,内存的效能,没有充分发挥,内存工作时间,CPU,控制并使用内存,停止,CPU,访问内存,CPU,不工作,DMA,工作,DMA,控制并使用内存,DMA,不工作,DMA,不工作,t,38,2.,周期挪用,I/O,设备有,DMA,请求时，可,挪用,一个或几个内存周期,I/O,设备要求,DMA,传送时可能遇到的两种情况：,(1),I/O,访内与,CPU,访内,没有冲突,，即,I/O,设备挪用一二个内存周期对,CPU,执行程序没有任何影响,(2),I/O,设备与,CPU,产生访内冲突,，此时,I/O,设备访内优先,在,CPU,执行访内指令过程中插入,DMA,请求，挪用一二个内存周期,DMA,控制并使用内存,内存工作时间,CPU,控制并使用内存,CPU,周期挪用方式,t,优点,：实现了,I/O,传送，又较好地发挥了内存和,CPU,的效率,缺点,：,I/O,设备每次周期挪用都有,申请,、,建立,和,归还,总线控制权的过程，所以传送一个字对,DMA,控制器来说一般要,2,5,个内存周期,应用,：适用于,I/O,设备读写周期大于内存存储周期的情况,39,3.DMA,与,CPU,交替访内,(,透明的,DMA,方式,),适用于,CPU,的工作周期比内存存取周期长很多的情况,内存工作时间,DMA,控制并使用内存,CPU,控制并使用内存,DMA,与,CPU,交替访内,C,1,C,1,C,2,C,2,t,特点：,对,DMA,传送来讲效率很高；,DMA,传送对,CPU,来讲是透明的；对总线而言，相当于用,C,1,，,C,2,控制的多路转换器；,但,要求,CPU,周期比存储周期长很多，且硬件逻辑更加复杂,一个,CPU,周期分为,C,1,和,C,2,两个分周期,40,1.DMA,控制器的基本组成,DMA,控制器的基本逻辑结构,(1),内存地址计数器,存放内存中要交换的数据的,地址,(2),字计数器,记录传送数据块的,长度,(,多少字数,),(3),数据缓冲寄存器,暂存,每次传送的数据,(,一个字,),(4),“,DMA,请求,”,标志,设备准备好一个数据字后使该标志,置,“,1,”,，通过,“,控制,/,状态,”,逻辑发出,DMA,请求；得到,CPU,的响应信号时，将其,复位,(5),“,控制,/,状态,”,逻辑,由控制和时序电路以及状态标志等组成，用于,修改,内存地址计数器和字计数器，指定,传送类型,(,输入或输出,),，并对,“,DMA,请求,”,信号和,CPU,响应信号进行,协调和同步,(6),中断机构,字计数器溢出时,(,全,0),，向,CPU,提出中断,报告,8.4.3,基本的,DMA,控制器,41,DMA,控制器的基本组成,内存,CPU,中断机构,控制,/,状态逻辑,DMA,请求,标志,内存地址计数器,字计数器,数据缓冲寄存器,设备选择,设备,HOLD,HLDA,DMA,请求,DMA,响应,1,0,1,1,地址线,数据线,中断请求,系统总线,数据,溢出信号,42,2.DMA,数据传送过程,(1),传送前预处理：,由,CPU,执行输入输出指令完成,测试,设备状态；送入,设备号,并,启动设备,；装入,内存首地址,、,数据块长度、指定数据传送方向,(2),正式传送,：以,停止,CPU,访内方式,为例,DMA,传送数据的流程图,请求、响应和传送过程,(3),传送后处理,由,CPU,进行一些,DMA,的,结束处理,工作,基本,DMA,控制器与系统的连接方式：,(1),公用的,DMA,请求方式,(2),独立的,DMA,请求方式,43,DMA,数据传送过程,执行指令,DMA,响应,发送内存地址,传送一个字数据,DMA,结束,修改地址指针,传送结束否？,否,是,DMA,请求,?,取指令,否,是,修改字计数器,硬件实现,44,1.,选择型,DMA,控制器,物理上,可连接多个设备，而,逻辑上,只允许连接一个设备,内部结构：,在简单,DMA,控制器基础上增加一个,设备号寄存器,工作原理,从预置直到数据块传送结束，只为所选设备服务；数据传送以,数据块为单位,进行,适用场合：,数据传输率很高,以至接近内存存取速度的设备,2.,多路型,DMA,控制器,在,逻辑上也允许,多个外围设备同时工作，各设备以,字节交叉方式,通过,DMA,控制器进行数据传送,内部结构,、,操作过程,适用场合：,适合于同时为多个,慢速外围设备,服务,多路型,DMA,分为,链式多路型和独立请求多路型,DMA,8.4.4,选择型和多路型,DMA,控制器,45,内,存,CPU,字计数器,内存地址,数据缓冲器,状态,/,控制,设备号,时序电路,设备,1,设备,2,设备,n,选择型,DMA,控制器,系统总线,选择型,DMA,控制器,46,一种多路,DMA,控制器芯片,8,个内存地址寄存器,(16,位,),47,多路型,DMA,控制器,内存,CPU,DMA,控制器,设备,设备,内存,CPU,DMA,控制器,设备,设备,链式多路型,DMA,独立请求多路型,DMA,48,某个外围设备请求,DMA,服务时的操作过程,(1)DMA,控制器接到设备发出的,DMA,请求时，转送给,CPU,(2)CPU,在适当时刻响应,DMA,请求,若,CPU,不需要占用总线则继续执行指令；需要占用 总线，则进入等待状态,(3)DMA,控制器接到,CPU,的响应信号后，进行以下工作：对现有,DMA,请求中优先权最高的请求 给予,DMA,响应；选择相应的地址寄存器的内容驱动地址总线；根据所选设备操作寄存器的内容，向总线发读、写信号；外围设备向数据总线传送数据，或从数据总线接收数据； 每个字节传送完毕后，,DMA,控制器使相应的地址寄存器和长度寄存器加,“,1,”,或减,“,1,”,以上是一个,DMA,请求的过程，在一批数据传送过程中，要多次重复上述过程，直到外围设备表示一个数据块已传送完毕，或该设备的长度控制器判定传送长度已满,多路型,DMA,控制器,49,(1),中断方式通过,程序,实现数据传送；而,DMA,方式不使用程序，直接靠,硬件,来实现,(2)CPU,对中断的响应是在执行完,一条指令之后,；而对,DMA,的响应则可以在指令执行过程中的任何,两个存储周期之间,(3),中断方式不仅具有,数据传送,能力，而且还能处理,异常,事件；,DMA,只能进行,数据传送,(4),中断方式必须,切换程序,，要进行,CPU,现场的保护和恢复操作；,DMA,仅,挪用,了一个或几个存储周期，不改变,CPU,现场,(5)DMA,请求的,优先权,比中断请求高，,CPU,优先响应,DMA,请求，是为了避免,DMA,所连接的高速外设丢失数据,DMA,与程序中断的区别,50,【,例,4】,下图中假设有磁盘、磁带、打印机三个设备同时工作。磁盘以,30s,的间隔向控制器发,DMA,请求，磁带以,45s,的间隔发,DMA,请求，打印机以,150s,间隔发,DMA,请求。根据传输速率，磁盘优先权最高，磁带次之，打印机最低，图中假设,DMA,控制器每完成一次,DMA,传送所需的时间是,5s,。若采用多路型,DMA,控制器，请画出,DMA,控制器服务三个设备的工作时间图,51,【,解,】,说明：,T,1,间隔中控制器首先为打印机服务，因为此时只有打印机有请求。,T,2,间隔前沿磁盘、磁带同时有请求，首先为优先权高的磁盘服务，然后为磁带服务，每次服务传送一个字节。在,150s,时间阶段中，为打印机服务只有一次,(T,1,),，为磁盘服务四次,(T,2,，,T,4,，,T,6,，,T,7,),，为磁带服务三次,(T,3,，,T,5,，,T,8,),。从图上看到，,DMA,尚有空闲时间，说明控制器还可容纳更多设备,52,8.5,通道方式,通道,是具有特殊功能的,处理器,，负责对设备的统一管理；它有自己的,指令和程序,专门负责数据输入输出的,传输控制,进一步,提高了,CPU,的效率,CPU,只负责,“,数据处理,”,功能，而将,“,传输控制,”,功能下放给通道,实现了,CPU,内部运算与,I/O,设备的,并行工作,通道与,CPU,分时使用内存,一个主机可连多个通道；每个通道又可连多台,I/O,设备，这些设备可以是不同种类、具有不同速度,增强了,主机与通道操作的并行能力,以及,各通道之间,、,同一通道的各设备之间的并行,操作能力；同时也为用户提供了增减外围设备的,灵活,性,目录,53,8.5.1,通道的功能,1.,通道的功能,(1),通道的结构,典型的具有通道的计算机系统的结构,具有两种类型总线,逻辑结构上，,I/O,系统一般具有四级连接：,CPU,与存储器,通道,I/O,模块,外围设备,；通道与,I/O,模块间采用,统一,的标准接口,CPU,启动,通道后，通道,自动,去内存,取通道指令并执行，,直到数据交换结束向,CPU,发出中断请求，进行通道结束处理工作,MMU,通道与,CPU,同时要求访存时，,通道优先权高于,CPU,；,多个通道有访存请求时，,选择通道优先权高于多路通道,(2),通道的基本功能,执行通道指令，组织外围设备和内存进行数据传输，按,I/O,指令要求启动外围设备，向,CPU,报告中断等,54,典型通道结构,四级管理：,CPU,与存储器,通道,I/O,模块,外围设备,55,通道的具体任务,：,(1),接受,CPU,的,I/O,指令,，按要求与指定的外围设备进行通信,(2),从存储器,选取属于该通道程序的通道指令,，经译码后向,I/O,控制器模块发送各种命令,(3),组织外围设备和存储器之间进行数据传送,，并根据需要提供数据缓存的空间，以及数据存入内存的地址和传送的数据量,(4),从外围设备得到设备的状态信息,，形成并保存通道本身的状态信息，根据要求将这些状态信息送到存储器的指定单元，供,CPU,使用,(5),将外设的和通道本身的,中断请求,，按次序,及时报告,CPU,56,2. CPU,对通道的管理,通过执行,I/O,指令,以及处理来自通道的,中断,来实现,两种来自,通道的中断,数据传送结束中断,；,故障中断,3.,通道对设备控制器的管理,通道指令、通道状态字,I/O,模块是通道对,I/O,设备实现传输控制的,执行机构,I/O,模块的具体任务：,(1),从通道接受通道指令，,控制,外围设备完成所要求的操作,(2),向通道反映外围设备的,状态,(3),将各种外围设备的不同信号,转换,成通道能识别的标准信号,57,1,在用户程序中使用访管指令进入管理程序，由,CPU,通过管理程序组织一个通道程序，并启动通道,2,通道处理机执行,CPU,为它组织的通道程序完成指定的数据输入输出工作,3,通道程序结束后向,CPU,发中断请求。,CPU,响应这个中断请求后，第二次进入操作系统，调用管理程序对输入输出中断请求进行处理,主要过程分为三步进行：,58,1.,选择通道,(,又称,高速通道,),物理上可连接,多个设备,，但这些设备不能,同时工作,主要用于连接,高速外围设备,，以,数据块方式,高速传输,特点：,数据传输率很高；但这类设备的辅助操作时间很长，因此整个通道的利用率不是很高,2.,多路通道,(,又称,多路转换通道,),同一时间能处理多个,I/O,设备的数据传输，分为,数组多路通道,和,字节多路通道,(1),数组多路通道,是对选择通道的改进,基本思想：,某设备进行数据传送时，通道只为该设备服务；设备在执行寻址等控制性动作时，通道的处理方法,在物理上和逻辑上都可连接,多个设备,(,高速设备,),优点：,既有选择通道的,高速性,，又充分利用了控制性操作的时间间隔为其他设备服务，充分提高了通道的,效率,8.5.2,通道的类型,选择通道、多路通道,59,(2),字节多路通道,主要用于连接大量的,低速设备,，通道在传送两个字节之间有很多空闲时间，通道利用这个空闲时间为其他设备服务,字节多路通道和数组多路通道的比较,相同点：,都是多路通道，在,一段时间内能交替执行,多个设备的通道程序，使这些设备,同时,工作,不同之处：,(1),数组多路通道允许多个设备同时工作，但只允许一个设备进行,传输型,操作，其他设备进行,控制型,操作；而字节多路通道允许多个设备同时进行,传输型,操作,(2),数组多路通道与设备之间数据传送的基本单位是,数据块,；而字节多路通道与各设备之间的数据传送以,字节,为单位交替进行,60,在,IBM,系统中常常用到,子通道,的概念。子通道是指实现每个通道程序所对应的硬设备。选择通道在物理上可以连接多个设备，但在一段时间内只能执行一个设备的通道程序，也就是说在逻辑上只能连接一个设备，所以它只包含一个子通道。,数组多路通道和字节多路通道不仅在物理上可以连接多个设备，而且在一段时间内能交替执行多个设备的通道程序，换句话说在逻辑上可以连接多个设备，所以它们包含有若干个子通道。,注意,，,一个子通道可以连接多个设备,，但子通道数并不等于物理上可连接的设备数，而是该通道中能同时工作的设备数,61,通道结构的进一步发展，出现了两种计算机,I/O,系统结构：,1.,输入输出处理器,(IOP),：是通道结构的,I/O,处理器，可以,和,CPU,并行,工作，提供高速的,DMA,处理能力，实现数据的,高速传送,；但是它不是独立于,CPU,工作的，而是,主机的一个部件,；有些,IOP,还提供数据的变换、搜索以及字装配,/,拆卸能力；该方式可应用于,服务器及微型计算机,中,2.,外围处理机,(PPU),：基本上独立于主机工作，有自己的指令系统，可完成算术,/,逻辑运算、读,/,写主存储器、与外设交换信息等；有的外围处理机就选用已有的通用机；一般应用于,大型高效率的计算机系统,中,8.5.3,通道结构的发展,62,通道方式与,DMA,方式的比较,相同点,从,CPU,处,接管,了外设与内存交换数据过程的,控制权,，使外设能与主机,并行,工作,主要的不同点,(1). DMA,与通道的实现方法不同,DMA,完全采用,硬件控制,数据交换，速度较快；而通道采用,软硬件结合,的方法，通过,执行通道程序控制,数据交换的过程,(2). DMA,与通道的功能不同,通道比,DMA,的功能更强；,CPU,在,DMA,中的开销较大，通道控制则接管了相关工作，减轻了,CPU,的负担,(3). DMA,与通道所控制的外设类型不同,DMA,只能控制速度,较快,、类型,单一,的外设；而通道支持,多种,本章要点,63,8.6,通用,I/O,标准接口,(,不讲,),8.6.1,并行,I/O,标准接口,SCSI,(,Small Computer System Interface ),SCSI,是小型计算机系统接口的简称，其设计思想来源于,IBM,大型机系统的,I/O,通道结构，目的是使,CPU,摆脱对各种设备的繁杂控制。它是一个高速智能接口，可以混接各种磁盘、光盘、磁 带机、打印机、扫描仪、条码阅读器以及通信设备。它首先应用于,Macintosh,和,Sun,平台上，后来发展到工作站、网络服务器和,pentium,系统中，并成为,ANSI(,美国国家标准局,),标准,SCSI,有如下性能特点：,(1)SCSI,接口总线由,8,条数据线、一条奇偶校验线、,9,条控制线组成。使用,50,芯电缆，规定了两种电气条件：单端驱动，电缆长,6m,；差分驱动，电缆最长,25m,(2),总线时钟频率为,5MHz,，异步方式数据传输率是,2.5MB/s,，同步方式数据传输率是,5MB/s,目录,64,(3)SCSI,接口总线以菊花链形式最多可连接,8,台设备。在,pentium,中通常是：由一个主适配器,HBA,与最多,7,台外围设备相接，,HBA,也算作一个,SCSI,设备，由,HBA,经系统总线,(,如,PCI),与,CPU,相连，请参见,CAI,演示,65,(4),每个,SCSI,设备有自己的唯一设备号,ID0,7,。,ID=7,的设备具有最高优先权，,ID=0,的设备优先权最低。,SCSI,采用,分布式总线仲裁,策略。在仲裁阶段，竞争的设备以自己的设备号驱动数据线中相应的位线,(,如,ID=7,的设备驱动,DB,7,线,),，并与数据线上的值进行比较。因此仲裁逻辑比较简单，而且在,SCSI,的总线选择阶段，启动设备和目标设备的设备号能同时出现在数据线上,(5),所谓,SCSI,设备,是指连接在,SCSI,总线上的智能设备，即除主适配器,HBA,外，其他,SCSI,设备实际是外围设备的适配器或控制器。每个适配器或控制器通过各自的设备级,I/O,线可连接一台或几台同类型的外围设备,(,如一个,SCSI,磁盘控制器接,2,台硬盘驱动器,),。标准允 许每个,SCSI,设备最多有,8,个逻辑单元，每个逻辑单元可以是物理设备也可以是虚拟设备。每个逻辑单元有一个逻辑单元号,(LUN0,LUN7),(6),由于,SCSI,设备是智能设备，对,SCSI,总线以至主机屏蔽了实际外设的固有物理属性,(,如磁盘柱面数、磁头数等参数,),，各,SCSI,设备之间就可用一套标准的命令进行数据传送，也为设备的升级或系统的系列化提供了灵活的处理手段,66,(7)SCSI,设备之间是一种对等关系，而不是主从关系。,SCSI,设备分为启动设备,(,发命令的设备,),和目标设备,(,接受并响应命令的设备,),。但启动设备和目标设备是依当时总线运行状态来划分的，而不是预先规定的,总之，,SCSI,是系统级接口，是处于主适配器和智能设备控制器之间的并行,I/O,接口。一块主适配器可以接,7,台具有,SCSI,接口的设备，这些设备可以是类型完全不同的设备，主适配器却只占主机的一个槽口。这对于缓解计算机挂接外设的数量和类型越来越多、主机槽口日益紧 张的状况很有吸引力,为提高数据传输率和改善接口的兼容性，,90,年代又陆续推出了,SCSI-2,和,SCSI-3,标准。,SCSI-2,扩充了,SCSI,的命令集，通过提高时钟速率和数据线宽度，最高数据传输率可达,40MB/s,，采用,68,芯电缆，且对电缆采用有源终端器。,SCSI-3,标准允许,SCSI,总线上连接的设备 由,8,提高到,16,，可支持,16,位数据传输。另一个变化是发展串行,SCSI,，使串行数据传输率达到,640Mb/s(,电缆,),或,1Gb/s(,光纤,),，从而使串行,SCSI,成为,IEEE1394,标准的基础,67,1.,1394,性能特点,IEEE1394,串行接口与,SCSI,等并行接口相比,有如下三个显著特点：,(1),数据传送的高速性,1394,的数据传输率分为,100Mb/s,、,200Mb/s,、,400Mb/s,三档。而,SCSI-2,也只有,40MB/s(,相当于,320Mb/s),。这样的高速特性特别适合于新型高速硬盘及多媒体数据传送。,1394,之所以达到高速，一是串行传送比并行传送容易提高数据传送时钟速率；二是采用了,DS-Link,编码技术，把时钟信号的变化转变为选通信号的变化，即使在高的时钟速率下也不易引起信号失真,(2),数据传送的实时性,实时性可保证图像和声音不会出现时断时续的现象，因此对多媒体数据传送特别重要。,1394,之所以做到实时性，原因有二：一是它除了异步传送外，还提供了一种等步传送方式，数据以一系列的固定长度的包规整间隔地连续发送，端到端既有最大延时限制而又有最小延时限制；二是总线仲裁除优先权仲裁之外，还有均等仲栽和紧急仲栽方式,8.6.2,串型,I/O,标准接口,IEEE1394,68,(3),体积小易安装，连接方便,1394,使用,6,芯电缆，直径约为,6mm,，插座也小。而,SCSI,使用,50,芯或,68,芯电缆，插座体积也大。 在当前个人机要连接的设备越来越多、主机箱的体积越显窄小情况下，电缆细、插座小的,1394,是很有吸引力的，尤其对笔记本电脑一类机器。,1394,的电缆不需要与电缆阻抗匹配的终端，而且电缆上的设备随时可从插座重拔出或插入， 即具有热插入能力。这对用户安装和使用,1394,设备很有利,2.1394,配置结构,1394,采用,菊花链式,配置，也允许,树形结构,配置。事实上，菊花链结构是树型结构的一种特殊情况,1394,接口也需要一个主适配器和系统总线相连。这个主适配器的功能逻辑在高档的,pentium,机中集成在主板的核心芯片组的,PCI,总线到,ISA,总线的桥芯片中。机箱的背面只看到主适配器的外接端口插座,我们将主适配器及其端口称为,主端口,。主端口是,1394,接口树形配置结构的根节点。一个主端口最多可连接,63,台设备，这些设备称为,节点,，它们构成亲子关系。两个相邻节点之间 的电缆最长为,4.5m,，但两个节点之间进行通信时中间最多可经过,15,个节点的转接再驱动，因此通信的最大距离是,72m,。电缆不需要终端器,69,70,IEEE1394,配置的实例见,CAI,演示。,其中右侧是线性链接方式，左侧是亲子层次链接方式。整体是一个树形结构,1394,采用,集中式总线仲裁,方式。中央仲裁逻辑在主端口内，并以先到先服务方法来处理节点提出的总线访问请求。在,n,个节点同时提出使用总线请求时，按照优先权进行仲裁。最靠根节点的竞争节点有高的优先权；同样靠近根节点的竞争节点，其设备标识号,ID,大的有更高优先权。,1394,具有,PnP,功能，设备标识号是系统自动指定的，而不是用户设定的,为了保证总线设备的对等性和数据传送的实时性，,1394,的总线仲裁增加了均等仲裁和紧急仲裁功能,均等仲裁,是将总线时间分成均等的间隔，当间隔期间开始时，竞争的每个节点置位自己的仲 裁允许标志，在间隔期内各节点可竞争总线的使用权。一旦某节点获得总线访问权，则它的仲裁允许标志被复位，在此期间它不能再去竞争总线，以此来防止具有高优先权的忙设备独占总线,紧急仲裁,指对某些高优先权的节点可为其指派紧急优先权,具有紧急优先权的节点可在一个间隔期内多次获得总线控制权，允许它控制,75%,的总线可用时间,71,3.1394,协议集,1394,的一个重要特色是,：它规范了一个三层协议集，将串行总线与各外围设备的交互动作标准化,下图为,IEEE1394,协议集：,72,(1),业务层,定义了一个完整的请求响应协议实现总线传输，包括读操作、写操作和锁定操作,(2),链路层,可为应用程序直接提供等步数据传送服务。它支持异步和等步的包发送和接收,异步包传送,一个可变总量的数据及业务层的几个信息字节作为一个包传送到显式地址的目标方，并要求返回一个认可包,等步包传送,一个可变总量的数据以一串固定大小的包按照规整间隔来发送，使用简化寻址方式，不要求目标方认可,子动作,1394,完成一个包的递交过程,(3),物理层,将链路层的逻辑信号根据不同的串行总线介质转换成相应的电信号，也为串行总线的接口定义了电气和机械特性。实际上，,1394,串行接口的物理拓扑结构分成,“,底板环境,”,和,“,电气环境,”,两部分。总线规范并未要求特别的环境设定。所有节点可严格限定在单一底板上，也可直接连在电缆上,(4),串行总线管理,它提供总线节点所需的标准控制、状态寄存器,服务和基本控制功能,73,1. I/O,系统设计要考虑的主要规范：时延约束和带宽约束,时延约束：,确保一次操作的,I/O,延迟时间被限制在某个时间范围内,带宽约束：,给定一个工作负载，设计一个满足一组带宽约束的,I/O,系统；或者给定一个部分配置好的,I/O,系统，要求设计者平衡系统，以维持该系统预配置部分规定的可能达到的最大带宽,2.,设计一个系统的一般方法,(1),找出,I/O,系统中效率最低的连接，它是,I/O,路径中约束设计的部件,(2),配置这个部件，以保持所需带宽,(3),研究系统中其他部分的需求，配置它们以支持这个带宽,8.6.3,I/O,系统设计,74,【,例,5】,考虑如下的计算机系统：,(1) CPU,每秒支持,30,亿条指令，在操作系统中每次,I/O,中平均运行,100 000,条指令,(2),内存底板总线传输速度可达,1000MB/s,(3) SCSI Ultra320,型控制器有,320MB/s,的传输速率，最多支持,7,个磁盘,(4),磁盘驱动器的读,/,写带宽为,75MB/s,，平均寻道时间加旋转延迟时间为,6ns,如果有读取,64KB,数据,(,这个数据块在一个磁道上顺序排列,),的工作负载，并且用户程序每次,I/O,操作需要,200 000,条指令，,计算所能支持的最大,I/O,速度、磁盘数和所需的,SCSI,控制器的数目。,假设如果存在空闲磁盘，那么读操作将一直进行,(,即忽略磁盘冲突,),解：先判断,2,个固定部件,内存总线和,CPU,谁是瓶颈,每次,I/O,需要,200 000,条用户指令和,100 000,条,OS,指令，故：,每次,I/O,传输,64KB,数据，故：,总线支持的最大,I/O,速度,=,75,解：,(1),先判断,2,个固定部件,内存总线和,CPU,谁是瓶颈,每次,I/O,需要,200 000,条用户指令和,100 000,条,OS,指令，故：,每次,I/O,传输,64KB,数据，故：,故,CPU,是瓶颈，下面把系统其他部分配置为每秒,10 000,次,I/O,(2),下面求为了达到这个速度需要的磁盘数,每个磁盘每秒能完成,1000ms/6.9ms=146,次,I/O,，故,需要磁盘数,=10000/146,69,个,(3),先检查总线是否饱和,每磁盘的平均传输速率,不致占满总线,需要的总线控制器个数为,69/710,个,76,本 章 小 结,各种外围设备的数据传输速率相差很大。如何保证主机与外围设备在时间上同步，则涉及外围设备的定时问题。在计算机系统中，,CPU,对外围设备的管理方式有：程序查询方式；程序中断方式；,DMA,方式；通道方式。每种方式都需要硬件和软件结合起来进行,程序查询方式是,CPU,管理,I/O,设备的最简单方式，,CPU,定期执行设备服务程序，主动来了解设备的工作状态。这种方式浪费,CPU,的宝贵资源,程序中断方式是各类计算机中广泛使用的一种数据交换方式。当某一外设的数据准备就绪后，它,“,主动,”,向,CPU,发出请求信号。,CPU,响应中断请求后，暂停运行主程序，自动转移到该设备的中断服务子程序，为该设备进行服务，结束时返回主程序。中断处理过程可以嵌套进行，优先级高的设备可以中断优先级低的中断服务程序,77,本 章 小 结,DMA,技术的出现，使得外围设备可以通过,DMA,控制器直接访问内存，与此同时，,CPU,可以继续程序。,DMA,方式采用以下三种方法：停止,CPU,访内；周期挪用；,DMA,与,CPU,交替访内。,DMA,控制器按其组成结构，分为选择型和多路型两类,通道是一个特殊功能的处理器。它有自己的指令和程序专门负责数据输入输出的传输控制，从而使,CPU,将,“,传输控制,”,的功能下放给通道，,CPU,只负责,“,数据处理,”,功能。这样，通道与,CPU,分时使用内存，实现了,CPU,内部的数据处理与,I/O,设备的并行工作。通道有两种类型：选择通道；多路通道,78,本 章 小 结,标准化是建立开放式系统的基础。,CPU,、系统总线、,I/O,总线及标准接口技术近年来取得了重大进步。其中并行,I/O,接口,SCSI,与串行,I/O,接口,IEEE 1394,是两个最具权威性和发展前景的标准接口技术,SCSI,是系统级接口，是处于主适配器和智能设备控制器之间的并行,I/O,接口，改进的,SCSI,可允许连接,1,15,台不同类型的高速外围设备。,SCSI,的不足处在于硬件较昂贵，并需要通用设备驱动程序和各类设备的驱动程序模块的支持,IEEE 1394,是串行,I/O,标准接口。与,SCSI,并行,I/O,接口相比，它具有更高的数据传输速率和数据传送的实时性，具有更小的体积和连接的方便性。,IEEE 1394,的一个重大特点是，各被连接的设备的关系是平等的，不用,PC,介入也能自成系统。因此,IEEE 1394,已成为,Intel,、,Microsoft,等公司联手制定的新标准,79,本章要点,信息交换方式及不同方式的特点,程序查询方式；,I/O,端口及其编址,程序中断方式,中断的基本概念；中断响应过程；中断处理过程；单级中断、多级中断和中断屏蔽的概念；程序中断方式的原理及接口实现,DMA,方式,DMA,控制器的组成；,DMA,传送过程,中断方式与,DMA,方式的比较,通道方式,通道与,DMA,方式方式的比较,80,课后作业,3,、,5,、,6,9,、,13,81,