杨志忠数电(第3版)3-逻辑门电路

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,第,3,章 集成逻辑门电路,返回首页,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,链接演示文稿主页面,第,3,章 集成逻辑门电路,第,3,章集成逻辑门电路,概述,基本逻辑门电路,TTL,集成逻辑门电路,CMOS,集成逻辑门电路,TTL,电路和,CMOS,电路的接口,本章小结,3.1,概 述,主要要求：,了解逻辑门电路的作用和常用类型。,理解高电平信号和低电平信号的含义。,门电路,(Gate Circuit),指用以实现基本逻辑关系和常用复合逻辑关系的电子电路。,常用的逻辑门电路,:,与,门,或,门,非,门,异或,门,与非,门,或非,门,与或非,门,一、门电路的作用和常用类型,按电路结构不同分,按功能特点不同分,普通门,(,推拉式输出,),CMOS,传输门,输出,开路门,三态门,TTL,集成门电路,CMOS,集成门电路,输入端和输出端都用三极管的逻辑门电路。,用互补对称,MOS,管构成的逻辑门电路。,CMOS,即,C,omplementary,M,etal-,O,xide-,S,emiconductor,TTL,即,T,ransistor,-,T,ransistor,L,ogic,一、门电路的作用和常用类型,高电平和低电平为某,规定范围,的电位值，而非一固定值。,1,0,高电平,低电平,0,1,高电平,低电平,正逻辑体制,负逻辑体制,由门电路种类等决定,二、高电平和低电平的含义,在,TTL,门电路中，在,2.4 3.6V,范围内的电压都称为高电平，标准高电平,U,SH,常取,3V,；在,0 0.8V,范围内的电压都称为低电平，标准低电平,U,SL,常取,0.3V,。,二、高电平和低电平的含义,高电平和低电平示意图,主要要求：,了解,二极管、,三极管和,MOS,管,的开关特性。,3.2,基本逻辑门电路,3.2.1,二极管的开关特性,当输入,u,I,为高电平,U,IH,时，二极管正向导通，可等效为一个具有,0.7V,压降的闭合开关。,一、二极管的静态开关特性,硅二极管的伏安特性,二极管静态,开关电路图,当输入,u,I,为低电平,U,IL,时，二极管反向截止，相当于开关断开。,一、二极管的静态开关特性,二极管伏安特性,二极管静态,开关电路图,3.2.1,二极管的开关特性,输入脉冲,电压波形,二、二极管的动态开关特性,实际电流波形,I,C(sat),Q,A,u,CE,U,CE(sat),O,i,C,M,N,I,B(sat),T,S,当输入,u,I,为低电平，使,u,BE,U,th,时，三极管截止。,i,B,0,，,i,C,0,，,C,、,E,间相当于开关断开。,三极管关断的条件和等效电路,负载线,临界饱和线,饱,和,区,放大区,截止区,u,BE,U,th,时，三极管开始导通，,i,B, 0,，三极管工作于放大导通状态。,u,BE,U,th,B,E,C,I,C(sat),Q,A,u,CE,U,CE(sat),O,i,C,M,N,I,B(sat),T,S,临界饱和线,饱,和,区,放大区,截止区,三极管,截止状态,等效电路,u,I,=,U,IH,三极管开通的条件和等效电路,当输入,u,I,为高电平，使,i,B,I,B(sat),时，三极管饱和。,u,BE,+,-,u,BE,U,CE(sat),0.3 V,0,，,C,、,E,间相当于开关合上。,i,B,I,B(sat),B,E,U,BE(sat),C,U,CE(sat),三极管,饱和状态,等效电路,一、三极管的静态开关特性,u,BE,I,B(sat),因为,i,B,=,IH,B,-,0.7 V,U,R,所以求得,R,B,t,on,。,二、三极管的动态开关特性,开关时间主要由于,电荷存储效应,引起，要提高开关速度，必须降低三极管饱和深度，加速基区存储电荷的消散。,C,E,B,SBD,B,C,E,抗饱和三极管的开关速度高, 没有电荷存储效应,SBD,的导通电压只有,0.4 V,而非,0.7 V,，,因此,U,BC,= 0.4 V,时，,SBD,便导通，使,U,BC,钳在,0.4 V,上，降低了饱和深度。,在普通三极管的基极和集电极之间并接一个肖特基势垒二极管,(,简称,SBD,),。,B,C,SBD,三、抗饱和三极管,一、,MOS,管的静态开关特性,3.2.3 MOS,管的开关特性,NMOS,管开关电路,当,u,GS,U,GS(th),时，,NMOS,管导通，漏极电流,i,D,=,V,DD,/ (,R,D,+,R,ON,),， 如其导通电阻,R,D,R,ON,，,则输出,u,O, 0 V,，这时，,NMOS,管相当于开关接通。,I,D,O,O,O,u,I,i,D,u,O,t,t,t,V,DD,V,DD,t,on,t,off,0.9,I,D,0.1,I,D,u,I,从,0 V,正跃到高电平,V,DD,时，,NMOS,管经过,t,on,时间延迟后由截止转为导通。,u,I,从高电平,V,DD,负跃到,0 V,时，,NMOS,管经过,t,off,时间延迟后由导通转为截止。,二、,MOS,管的动态开关特性,一、,二极管,与,门电路,3.2.4,分立元件门电路,二极管,与,门电路,逻辑符号,与,门真值表,0,0,1,Y,B,A,输出,输 入,1,1,1,0,1,0,0,0,0,逻辑表达式,Y,=,AB,一、,二极管,与,门电路,3.2.4,分立元件门电路,使能端：,与,门任一输入端都可作使能端。,使能信号对与门输出的控制作用,(a),与门；,(b),输入和输出波形,使能端,B,的信号可控制,A,端的输入信号能否通过与门传送到,Y,输出端。,二、,二极管,或,门电路,或,门真值表,1,0,1,Y,B,A,输出,输 入,1,1,1,1,1,0,0,0,0,二极管,或,门电路,逻辑符号,逻辑表达式,Y,=,A,+,B,3.2.4,分立元件门电路,三、,非,门电路,非,门真值表,Y,A,输出,输 入,0,1,1,0,非,门电路,逻辑符号,逻辑表达式,Y,=,A,3.2.4,分立元件门电路,3.3,TTL,集成逻辑门,主要要求：,了解,TTL,与非,门的组成和工作原理。,了解,TTL,集成逻辑门的主要参数和使用常识。,掌握,TTL,基本门的逻辑功能和主要外特性。,理解,集电极开路门和三态门的逻辑功能和应用,，,了解,ECL,等其他逻辑门电路的特点。,3.3.1 TTL,与非,门,一、,TTL,与非,门的工作原理,A,B,V,1,V,2,V,3,V,4,V,5,V,D1,V,D2,R,1,R,2,R,4,R,5,R,3,B,1,C,1,C,2,Y,V,CC,+5V,输入级,中间级,输出级,CT74H,系列,TTL,与非,门,2.8 k,760,58,4 k,470,逻辑符号,输入级由多发射极管,V,1,和电阻,R,1,组成，用以实现输入变量,A,、,B,的,与,运算。,V,D1,和,V,D2,为输入钳位二极管，用以抑制输入端出现的负极性干扰。正常信号输入时，,V,D1,和,V,D3,不工作，当输入的负极性干扰电压大于二极管导通电压时，二极管导通，输入端负电压被钳在,-,0.7 V,上，这不但抑制了输入端的负极性干扰，对,V,1,还有保护作用。,一、,TTL,与非,门的工作原理,A,B,V,1,V,2,V,3,V,4,V,5,V,D1,V,D2,R,1,R,2,R,4,R,5,R,3,B,1,C,1,C,2,Y,V,CC,+5V,输入级,中间级,输出级,CT74H,系列,TTL,与非,门,2.8 k,760,58,4 k,470,逻辑符号,中间级由,V,2,和,R,2,、,R,3,组成。,V,2,集电极和发射极分别输出两个不同逻辑电平的信号，分别驱动,V,3,和,V,5,。,3.3.1 TTL,与非,门,一、,TTL,与非,门的工作原理,A,B,V,1,V,2,V,3,V,4,V,5,V,D1,V,D2,R,1,R,2,R,4,R,5,R,3,B,1,C,1,C,2,Y,V,CC,+5V,输入级,中间级,输出级,CT74H,系列,TTL,与非,门,2.8 k,760,58,4 k,470,逻辑符号,输出级由,V,3,、,V,4,、,V,5,和,R,4,、,R,5,组成。其中,V,3,和,V,4,组成的复合管和,V,5,分别由,V,2,的集电极和发射极输出两个不同的逻辑电平控制。因此,V,3,、,V,4,和,V,5,工作在两个相反的状态。,3.3.1 TTL,与非,门,输入端有低电平时，,输出高电平。,输入低电平端对应的发,射结导通，,u,B1,= 0.7V + 0.3V,= 1V,，,因此 ，,V,2,、,V,5,截止。,0.3 V,3.6 V,1 V,一、,TTL,与非,门的工作原理,V,3,、,V,4,处于导通状态。,u,Y,=,5V,-,0.7V,-,0.7V,=,3.6V,电路输出为高电平。,V,2,截止使,u,C2,V,CC,= 5V,，,截止,截止,V,CC,经,R,1,使,V,1,集电结和,V,2,、,V,5,发射结导通，使,u,B1,= 2.1 V,。因此，,V,1,发射结反偏而集电极正偏，称处于倒置放大状态。这时,V,2,、,V,5,饱和。,输入端都为高电平时，,输出低电平。,3.6 V,3.6 V,一、,TTL,与非,门的工作原理,2.1 V,1 V,0.3 V,u,C2,=,U,CE2(sat),+,u,BE5,= 0.3 V + 0.7 V = 1 V,使,V,3,导通，而,V,4,截止。,u,Y,=,U,CE5(sat),0.3 V,电路输出为低电平。,因此，输入均为高电平时，输出为低电平。,该电路实现了,与非,逻辑功能，即 。,饱,和,饱和,倒置放大,截止,导通,TTL,与非,门,电压传输特性曲线,二、,TTL,与非,门电气特性,1.,电压传输特性,门电路输出电压随输入电压变化的特性。,u,I,0.6 V,时，工作于,AB,段，这时,V,2,、,V,5,截止，,V,3,、,V,4,导通，输出为高电平，,u,O,=,U,OH,=,3.6V,，称,与非,门工作在截止区或处于关门状态。,TTL,与非,门,电压传输特性曲线,二、,TTL,与非,门电气特性,1.,电压传输特性,当,0.6 V,u,I,1.3 V,时，工作于,BC,段，这时,V,2,进入放大区，,V,5,仍截止，输出,u,O,随输入,u,I,的增加而线性下降，称,与非,门工作在线性区。,TTL,与非,门,电压传输特性曲线,二、,TTL,与非,门电气特性,1.,电压传输特性,当,1.3 V 1.4 V,时,工作于,DE,段，这时,V,2,、,V,5,饱和，输出恒为低电平，,U,OL,0.3V,，称,与非,门工作在饱和区或处于开门状态。,二、,TTL,与非,门电气特性,1.,电压传输特性,TTL,与非,门,电压传输特性曲线,饱和区：,与非,门处于开门状态。,截止区：,与非,门处于关门状态。,线性区,转折区,TTL,与非,门,电压传输特性曲线,二、,TTL,与非,门电气特性,2.,阈值,电压、关门电压、开门电压和噪声容限,关门电压,U,OFF,:,保证输出为额定高电平,( 3V ),的,90% ( 2.7V ),时，允许输入低电平的最大值。,阈值电压,U,TH,:,电压传输特性转折区中点对应的输入电压。,开门电压,U,ON,:,保证输出为额定低电平,( 0.3V ),时，允许输入高电平的最小值。,噪声容限越大，抗干扰能力越强。,指输出为额定高电平的,90%,时，允许在输入低电平上叠加的正向噪声电压。,U,NL,=,U,OFF,U,IL,指输出额定低电平时，允许在输入高电平上叠加的负向噪声电压。,U,NH,=,U,IH,U,ON,噪声容限,U,N,又称抗干扰能力，表示门电路在输入电压上允许叠加多大的噪声电压下仍能正常工作。,输入高电平噪声容限,U,NH,输入低电平噪声容限,U,NL,2.,阈值,电压、关门电压、开门电压和噪声容限,3.,输入负载特性,为了保证,与非,门关闭，,R,I,增大到使,u,I,上升到,U,OFF,值时所对应的,R,I,值，称关门电阻（,R,OFF,）。只要,R,I,R,ON,，,与非,门就处于开通状态。,输入电压随输入端对地电阻变化的特性。,例,下图中，已知,TTL,与非,门的关门电阻,R,OFF,800,，开门电阻,R,ON,=2 k,，试写出输出,Y,1,、,Y,2,、,Y,3,的逻辑表达式。,逻辑,0,图,(b),中，,R,I,= 5.6 k,R,ON,=,2 k,，,相当于输入高电平,1,，,逻辑,1,解：图,(a),中，,R,I,= 470,U,GS(th)N,+,U,GS(th)P,且,U,GS(th)N,=,U,GS(th)P,u,GSN,+,-,u,GSP,+,-,3.4.1 CMOS,反相器,A,u,I,Y,u,O,V,DD,S,G,D,D,G,S,V,P,B,V,N,B,二、工作原理,u,O,V,DD,为高电平。,R,OFF,N,R,ON,P,u,O,+,V,DD,S,D,D,S,导通电阻,R,ON,截止电阻,R,OFF,U,IL,= 0V,截止,u,GSN,+,-,导通,u,GSP,+,-,输入为低电平，,U,IL,= 0V,时，,u,GSN,= 0V ,U,GS(th)N, V,N,导通，,V,P,截止，,U,IH,=,V,DD,u,O,0 V,，为低电平。,R,OFFP,R,ONN,R,ON,N,R,OFF,P,u,O,+,V,DD,S,D,D,S,可见该电路构成,CMOS,非,门，又称,CMOS,反相器。,无论输入电平高低，,V,N,、,V,P,中总有一管截止，使静态漏极电流,i,D,0,。因此,CMOS,反相器静态功耗极微小。,A,u,I,Y,u,O,V,DD,S,G,D,D,G,S,V,P,B,V,N,B,二、工作原理,3.4.2,其他功能的,CMOS,门电路,一、,CMOS,与非,门和,或非,门,1,.,CMOS,与非,门,A,B,V,DD,V,P2,V,P1,V,N1,V,N2,Y,每个输入端对应一对,NMOS,管和,PMOS,管。,NMOS,管为驱动管，,PMOS,管为负载管。输入端与它们的栅极相连。,与非,门结构特点：,驱动管相串联,，,负载管相并联,。,A,B,V,DD,V,P2,V,P1,V,N1,V,N2,Y,CMOS,与非,门的工作原理,1,1,导通,导通,截止,截止,0,驱动管均导通，,负载管均截止，,输出为低电平。,当输入均为,高电平时：,A,B,V,DD,V,PB,V,PA,V,NA,V,NB,Y,CMOS,与非,门的工作原理,1,1,导通,导通,截止,截止,0,低电平输入端相对应的驱动管截止，负载管导通，,输出为高电平。,当输入中有,低电平时：,A,B,V,DD,V,P2,V,P1,V,N1,V,N2,Y,0,截止,导通,1,因此,Y,=,AB,2,.,CMOS,或非,门,A,B,V,DD,V,P2,V,P1,V,N1,V,N2,Y,或非,门结构特点：,驱动管相并联,，,负载管相串联,。,输入中有高电平时，输出为低电平；,输入全为低电平时，输出为高电平；,因此,Y,=,A+B,Y,A,B,u,O,u,I,V,DD1,漏极开路的,CMOS,与非,门电路,二、漏极开路的,CMOS,门,简称,OD,门,与,OC,门相似，常用作驱动器、电平转换器和实现,线与,等。,Y,=,AB,构成,与,门,构成输出端开路的,非,门,需外接上拉电阻,R,D,C,、,C,为互补控制信号。,由一对参数对称一致的增强型,NMOS,管和,PMOS,管并联构成。,PMOS,C,u,I,/,u,O,V,DD,CMOS,传输,门电路结构,u,O,/,u,I,V,P,C,NMOS,V,N,三、,CMOS,传输门,MOS,管的漏极和源极结构对称，可互换使用，因此,CMOS,传输门的输出端和输入端也可互换。,u,O,u,I,u,I,u,O,C,C,当,C,=,V,DD,，,u,I,= 0 ,V,DD,时，,V,N,、,V,P,中至少有一管导通，输出与输入之间呈现低电阻，相当于开关闭合。,即,u,O,=,u,I,，称传输门开通。,PMOS,C,u,I,/,u,O,V,DD,CMOS,传输,门电路结构,u,O,/,u,I,V,P,C,NMOS,V,N,三、,CMOS,传输门,工作原理,u,O,u,I,u,I,u,O,C,C,PMOS,C,u,I,/,u,O,V,DD,CMOS,传输,门电路结构,u,O,/,u,I,V,P,C,NMOS,V,N,三、,CMOS,传输门,工作原理,u,O,u,I,u,I,u,O,u,I,不能传输到输出端，称传输门关闭，输出高阻。,C,C,C,=,1,，,C,=,0,时，传输门开通，,u,O,=,u,I,；,C,=,0,，,C,=,1,时，传输门关闭，信号不能传输。,当,C,= 0V,，,C,=,V,DD,，,u,I,= 0 ,V,DD,时，,V,N,、,V,P,均截止，输出与输入之间呈现高电阻，相当于开关断开。,PMOS,C,u,I,/,u,O,V,DD,CMOS,传输,门电路结构,u,O,/,u,I,V,P,C,NMOS,V,N,传输门是一个理想的,双向开关，,可传输模拟信号,，也可传输,数字信号,。,TG,u,I,/,u,O,u,O,/,u,I,C,C,传输门逻辑符号,TG,即,T,ransmission,G,ate,的缩写,三、,CMOS,传输门,A,EN,V,DD,Y,V,P2,V,P1,V,N1,V,N2,低电平使能的,CMOS,三态输出门,EN,四、,CMOS,三态输出门,在反相器基础上串接了,PMOS,管,V,P2,和,NMOS,管,V,N2,，它们的栅极分别受,EN,和,EN,控制。,四、,CMOS,三态输出门,A,EN,V,DD,Y,V,P2,V,P1,V,N1,V,N2,低电平使能的,CMOS,三态输出门,工作原理,0,0,1,导通,导通,Y=A,EN,=,0,时，,V,P2,和,V,N2,均导通，呈现低电阻，不影响,CMOS,反相器工作。,Y,=,A,四、,CMOS,三态输出门,A,EN,V,DD,Y,V,P2,V,P1,V,N1,V,N2,低电平使能的,CMOS,三态输出门,工作原理,1,1,0,截止,截止,Z,EN,=,1,时，,V,P2,、,V,N2,均截止，输出端,Y,呈现高阻态。,因此构成使能端低电平有效的三态门。,EN,3.4.3,高速,CMOS,门电路,MOS,管存在较大的极间电容，这是,CMOS4000,系列门电路开关速度不高的原因。因此，要提高,MOS,管的开关速度就必须设法减小,MOS,管的极间电容。为此，需要减少,MOS,管的导电沟道长度，缩小,MOS,管的几何尺寸，从而提高开关速度。,3.4.4 CMOS,数字集成电路的系列,一、,CMOS,数字集成电路系列,CMOS4000,系列,功耗极低、抗干扰能力强；,电源电压范围宽,V,DD,= 3 15 V,；,工作频率低，,f,max,= 5 MHz,；,驱动能力差,。,高速,CMOS,系列,(,又称,HCMOS,系列,),功耗极低、抗干扰能力强；电源电压范围,V,DD,= 2 6 V,；,工作频率高，,f,max,= 50 MHz,；,驱动能力强。,提高速度措施：减小,MOS,管的极间电容。,由于,CMOS,电路,U,TH,V,DD,/,2,，噪声容限,U,NL,U,NH,V,DD,/,2,，因此抗,干扰能力很强。电源电压越高，抗干扰能力越强。,民品,军品,V,DD,= 2 6 V,T,表示与,TTL,兼容,V,DD,= 4.5 5.5 V,CC54,HC,/ 74,HC,系列,CC54,HC,/ 74,HC,系列,T,T,按,电源电压,不同分为,按工作温度不同分为,CC74,系列,CC54,系列,高速,CMOS,系列,HCMOS,电路比,CMOS4000,系列具有更高的工作频率和更强的驱动负载的能力。其中,CMOS4000,系列一般用于工作频率,1 MHz,以下、驱动能力要求不高的场合；,HCMOS,常用于工作频率,20 MHz,以下、要求较强驱动能力的场合。,HCMOS,电路保留了,CMOS4000,系列低功耗、高抗干扰能力的优点，已达到,CT54 / CT74LS,的水平。,二、,CMOS4000,系列和,HCMOS,系列的比较,1.,注意不同系列,CMOS,电路允许的电源电压范围不同，,一般多用,+,5 V,。电源电压越高，抗干扰能力也越强。,2.,CMOS,电路的电源电压极性不可接反，否则，可能会造成电路永久性失效。,3.,在进行,CMOS,电路实验，或对,CMOS,数字系统进行调试、测量时，应先接入直流电源，后接入信号源；使用结束时，应先关信号源，后关直流电源。,一、电源电压,3.4.5 CMOS,集成逻辑门的使用注意事项,1.,闲置输入端不允许悬空,。,2.,对于,与,门和,与非,门，闲置输入端应接正电源或高电平；,对于,或,门和,或非,门的闲置输入端应接地或低电平。,3.4.5 CMOS,集成逻辑门的使用注意事项,闲置输入端不宜与使用输入端并联使用，因为这样会增,大输入电容，从而使电路的工作速度下降。但在工作速,度很低的情况下，允许输入端并联使用。,二、,闲置输入端的处理,1.,输出端不允许直接与电源,V,DD,或地（,V,SS,）相连。,为提高电路的驱动能力，可将同一集成芯片上相同门电,路的输入端、输出端并联使用。,3.4.5 CMOS,集成逻辑门的使用注意事项,当,CMOS,电路输出端接大容量的负载电容时，为保证,流过管子的电流不超过允许值，需在输出端和电容之间,串接一个限流电阻。,三、输出,端的连接,焊接时，电烙铁必须接地良好，必要时，可将电烙铁,的电源插头拔下，利用余热焊接。,集成电路在存放和运输时，应