微机原理与接口技术课件

单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,第,2,章 微处理器,微处理器，又称中央处理单元（,Central Processing,Unit,CPU,),是采用大规模（,LSI,）或超大规模集成电路（,VLSI,）技术制成的半导体芯片。它将控制单元，寄存器组，算术逻辑单元（,ALU,）及内部总线集成在芯片上，组成具有运算器和控制器功能的部件。,2.1 8086,微处理器的结构,8086,是,Intel,系列的第三代,16,位微处理器，采用了,HMOS,高密度工艺，每片集成,4,万多只晶体管，单一,+5v,电源，主频为,5MHz/10MHz,。它的内部和外部的数据总线宽度是,16,位，地址总线宽度,20,位，可寻址空间达,2,20,，即,1MB,。,2.1.1 8086,的功能结构,8086,微处理器的内部功能结构（,如图,）由两个独立的工作部件,执行部件,EU,（,Execution Unit,）和总线接口部件,BIU,（,Bus Interface Unit,）构成 ：,1.,执行部件,EU,：由运算器、寄存器组、控制器等组成，负责指令的执行,2.,总线接口部件,BIU,：由指令队列、地址加法器、总线控制逻辑等组成，负责与系统总线打交道,数据寄存器,指针,和变,址寄,存器,AH AL,BH BL,CH CL,DH DL,SP,BP,SI,DI,AX,BX,CX,DX,暂存寄存器,ALU,标志寄存器,FR,EU,控制器,ALU,数据总线,（,16,位）,指令队列缓冲器,1 2 3 4 5 6,总线,控制,逻辑,8086,总线,地址加法器,CS,DS,SS,ES,IP,内部暂存器,AB(20,位,),执行部件（,EU,）,总线接口部件（,BIU,）,DB(16,位,),（,8,位）,队列总线,8086CPU,的内部功能结构框图,1.,执行部件,EU,(1)EU,的功能：,A.,从,BIU,的指令队列缓冲器中取出指令，由,EU,控制器的指令译码器译码产生相应的操作控制信号给各部件,B.,对操作数进行算术运算和逻辑运算，并将运算结果的状态特征保存到状态寄存器,FR,中,C. EU,不直接与,CPU,外部系统相连，当需要与主存储器或,I/O,设备交换数据时，,EU,向,BIU,发出命令，并提供给,BIU16,位有效地址及所需传送的数据,(2),执行部件,EU,的组成,A. EU,由算术逻辑单元,ALU,B.,通用数据寄存器组,(4,个,16,位通用寄存器）,AX,、,BX,、,CX,、,DX,C.,地址指针和变址寄存器,(4,个,16,位专用寄存器）,SP,、,BP,、,SI,、,DI,D.,标志寄存器,(FR/PSW),E.,数据暂存寄存器,F. EU,控制器组成,（,3,）,EU,的特点：,A.,通用数据寄存器,AX,，,BX,，,CX,，,DX,，既可以作,16,位寄存器使用，也可以分成高、低,8,位分别作两个,8,位寄存器使用。地址指针,BP,，,SP,和变址寄存器,SI,，,DI,都是,16,位寄存器。,B.ALU,的核心是,16,位二进制加法器,C.16,位状态标志寄存器（,7,位未用）存放操作后的状态特征和设置的控制标志。如下图所示：,D.EU,控制器是执行指令的控制电路，实现从队列中取指令、译码、产生控制信号等。,D,15,D,14,D,13,D,12,D,11,D,10,D,9,D,8,D,7,D,6,D,5,D,4,D,3,D,2,D,1,D,0,CF,PF,AF,ZF,SF,TF,IF,DF,OF,PSW,2.,总线接口部件,BIU,(1),BIU,的功能,:,1) BIU,从主存取指令送到指令队列缓冲器,2) CPU,执行指令时，总线接口单元要配合,EU,从指定的主存单元或外设端口中取数据，将数据传送给,EU,或把,EU,的操作结果传送到指定的主存单元或外设端口中,3),计算并形成访问存储器的,20,位物理地址,(3)BIU,的组成,:,1) 4,个,16,位段寄存器,DS,、,ES,、,CS,、,SS,2) 16,位指令指针寄存器（,IP,）,3) 20,位物理地址加法器,4) 6,字节指令队列及总线控制逻辑,(3)BIU,的特点：,1),指令队列是由,6,个字节的寄存器组成（,8088,指令队列由,4,个字节组成），采用“先进先出”原则。,(3)BIU,的特点：,2),地址加法器是用来产生,20,位存储器物理地址的。物理地址的计算公式为：,物理地址,(20,位,)=,段基址,(16,位,)16+,偏移地址,(16,位,),由寻址方式计算出的有效地址,EA,（,Effective Address,）,3) 8086,分配,20,条引脚线分时传送,20,位地址，,16,位数据和,4,位状态信息。,2.1.2 8086,的寄存器结构,8086CPU,内部设有三组信息寄存器（通用数据寄存器组，地址指针和变址寄存器，段寄存器组）和一个标志寄存器及一个指令指针寄存器,IP,。,1.,通用数据寄存器,EU,中设置了四个,16,位通用寄存器，它们分别是,AX,BX,CX,和,DX,。它们可以拆成两个独立的,8,位寄存器使用。通用寄存器可参与算术和逻辑运算，但它们还有各自特殊的用途。,它们的具体用法如图所示：,寄存器,一般用法,隐含用法,AX,16,位累加器（,Accumulator),字乘时提供一个操作数并存放积的低字,;,字除时提供被除数的低字并存放商,AL,AX,的低,8,位,字节乘时提供一个操作数并存放积的低字节；字节除时提供被除数的低字节并存放商；,BCD,码运算指令和,XLAT,指令中作累加器；字节,I/O,操作中存放,8,位输入,/,输出数据,AH,AX,的高,8,位,字节乘时提供一个操作数并存放积的高字节；字节除时提供被除数的高字节并存放余数；,LAHF,指令中充当目的操作数,BX,基址,(Base),寄存器,支持多种寻址,常用作地址寄存器,XLAT,指令中提供被查表格中源操作数的间接地址,CX,16,位计数器（,Counter,）,串操作时用作串长计数器；循环操作中用作循环次数计数器,CL,8,位计数器,移位或循环移位时用作移位次数计数器,DX,16,位数据（,Data,）寄存器,在间接寻址的,I/O,指令中提供端口地址；字乘时存放积的高字，字除时提供被除数高字并存放余数,表,2-1 8086,中通用寄存器的一般用法和隐含用法,2.,指针及变址寄存器（4个16位寄存器）,EU,中有两个地址指针寄存器和两个变址寄存器，它们分别为：,SP,（,Stack Pointer,），堆栈指针寄存器,BP,（,Base Pointer,），基址指针寄存器,SI,（,Source Index,），源变址寄存器,DI,（,Destination Index,），目的变址寄存器,它们的应用如图所示：,寄存器,一般用法,隐含用法,SP,堆栈指针（,Stack Pointer,），与,SS,配合指示堆栈栈顶的位置,压栈、出栈操作中指示栈顶,BP,基址指针（,Base Pointer,），它支持间接寻址、基址寻址、基址加变址等多种寻址手段。在子程序调用时，常用它来取压栈的参数,SI,源变址（,Source Index,）寄存器。它支持间接寻址、变址寻址、基址加变址寻址等多种寻址,串操作时用作源变址寄存器，指示数据段（段默认）或其他段（段超越）中源操作数的偏移地址,DI,目的变址（,Destination Index,）寄存器。它支持间接寻址、变址寻址、基址加变址寻址等多种寻址,串操作时用作目的变址寄存器，指示附加段（段默认）中目的操作数的偏移地址,表,2-2 8086,中地址寄存器的一般用法和隐含用法,8086,寄存器的特别说明：,(1)8086,的堆栈及堆栈操作有以下特点：,双字节操作。即每次进、出栈的数据均为两字节。且高位字节对应高地址，低位字节对应低地址。无论是源操作数还是目的操作数，也无论是存储器操作数还是寄存器操作数，都必须按这个原则执行。,堆栈向低地址方向生成。数据每次进栈时堆栈指针,SP,向低地址方向移动,(,减,2),；反之，数据出栈时，,SP,向高地址方向移动,(,加,2),(2)BP,、,BX,都被称为基址指针，但两者用法不同。,BP,只能寻址堆栈段,(,段缺省,),，不允许段跨越；,BX,可以寻址数据段,(,段缺省,),，也可以寻址附加段,(,段跨越,),。,(3),由于大多数算术和逻辑运算中又可以使用,BP,、,SP,和变址寄存器，因而也将这,4,个寄存器归入通用寄存器组。使用中应该注意这,4,个寄存器只能用于,16,位的存取操作,3.,段寄存器,8086CPU,中有,4,个段寄存器，用于存放当前程序所用的各段的起始地址，也称为段的基地址。,1.,代码段寄存器,CS,（,Code Segment,）,其内容左移,4,位再加上指令指针,IP,的内容，就形成下一条要执行的指令存放的实际物理地址。,2.,数据段寄存器,DS,（,Data Segment,）,DS,中的内容左移,4,位再加上按指令中存储器寻址方式计算出来的偏移地址，即为数据段指定的单元进行读写的地址。,3.,堆栈段寄存器,SS,（,Stack Segment,）,堆栈是按“后进先出”原则组织的一个特别存储区。操作数的存放地址是由,SS,的内容左移,4,位再加上,SP,的内容而形成的。,4.,附加段寄存器,ES,（,Extended Segment,）,附加段是在进行字符串操作时作为目的区地址使用的一个附加数据段。在字符串操作指令中,SI,作为源变址寄存器，,DI,作为目的变址寄存器，其内容都是偏移地址。,SP,，,BP,，,SI,，,DI,与段寄存器联用说明,（,1,）,SP,BP,与,SS,联用确定堆栈段中某一存储器单元的地址，,SP,用来表示栈顶的偏移地址，,BP,可作为堆栈区中的一个基地址以便访问堆栈中的其他信息。,（,2,）,SI,DI,与,DS,联用确定数据段中某一存储器单元的地址，,SI,和,DI,有自动增量和自动减量的功能。在串处理指令中，,SI,和,DI,作为隐含的源变址和目的变址寄存器，,SI,和,DS,联用，,DI,和,ES,联用，分别达到在数据段和附加段中寻址的目的。,（,3,）,DF,为,1,，,SI,、,DI,减量，由高地址向低地址处理；,DF,为,0,，,SI,、,DI,增量，由低地址向高地址处理,4.,指令指针寄存器和标志寄存器,（,1,）指令指针寄存器,IP,指令指针寄存器,IP,是一个,16,位的表示地址指针的寄存器,（,2,）标志寄存器,FR,（,Flag Register,）,标志寄存器也称为程序状态字,PSW,（,Program Status Word,）寄存器，它是一个,16,位的标志寄存器，但仅使用其中的,9,位。其中,CF,OF,AF,ZF,SF,PF,为,6,个状态标志位；,DF,，,IF,和,TF,为,3,个控制标志位。如下图所示：,D,15,D,14,D,13,D,12,D,11,D,10,D,9,D,8,D,7,D,6,D,5,D,4,D,3,D,2,D,1,D,0,CF,PF,AF,ZF,SF,TF,IF,DF,OF,PSW,图,2-2 8086CPU,标志寄存器,状态信息由中央处理机根据计算机的结果自动设置，,6,位状态位的意义说明如下：,OF,（,OverFlag,）溢出标志：溢出为,1,8,位带符号数范围,+127 -128,16,位带符号数范围,+32767 -32768,SF,（,SignFlag,）符号标志：负为,1,，取最高有效位,ZF,（,ZeroFlag,）零标志：是,0,为,1,CF (,CarryFlag,),进位标志：有进位为,1,AF (,AuxiliaryFlag,),辅助进位标志：第,3,位有进位置,1(,半字节）,PF (,ParityFlag,),奇偶进位标志：结果中低,8,位,1,的个数为偶数置,1,。,控制信息由系统程序或用户程序根据需要用指令设置，控制标志（3个）：,DF(Direction,Flag),方向标志：,DF,为,1,，,SI,、,DI,减量，由高地址 向低地址处理；,DF,为,0,，,SI,、,DI,增量，由低地址向高地址处理,IF(Interupt,Flag ),中断标志：,IF,为,1,时允许中断,TF(Trap,Flag),陷阱标志（ 又叫跟踪标志）：每执行一条指令就引起一个内部中断。用于单步方式操作，,TF,为,1,，指令执行完后产生陷阱，由系统控制计算机；,TF,为,0,，,CPU,不产生陷阱，正常工作,.,在本书第三章中介绍的汇编程序调试软件,DEBUG,中提供了测试标志位的方法，标志位,0,或,1,是用两个字母来表示的。,标志位,OF,DF,IF,SF,ZF,AF,PF,CF,1/0,OV/NV,DN/UP,EI/DI,NG/PL,ZR/NZ,AC/NA,PE/PO,CY/NC,4.,指令指针寄存器和标志寄存器,例题,例,1: MOV AX, 2345H,MOV BX, 3219H,ADD AX, BX,指令执行后，,(AX)=555EH,OF=0, CF=0, ZF=0, SF=0,，,AF=0,，,PF=0,例,2: MOV AX, 0FFFFH,MOV BX, 1,ADD AX, BX,指令执行后，,(AX)=0,OF=0, CF=1, ZF=1, SF=0,，,AF=1,，,PF=1,答案,1:,0010 0011 0100 0101,0011 0010 0001 1001,0101,0101,0101,1110,指令执行后，,(AX)=555EH,OF=1, CF=0, ZF=0, SF=0,，,AF=0,，,PF=0,5.,存储器组织与分段,所谓存储器分段技术就是把,1MB,空间分成若干逻辑段，每个逻辑段的容量,64KB,。,段内地址是连续的，段与段之间是互相独立的。,逻辑段可以在整个存储空间浮动，即段的排列可以连续、分开、部分重叠或完全重叠，非常灵活。,这里所谓的重叠是指存储单元可以分属于不同的逻辑段。,存储器的逻辑分段,断开排列,A,段,B,段,C,段,D,段,E,段,40000H,50000H,60000H,70000H,连续排列,部分重叠,完全重叠,偏移地址,段基址,地址加法器,物理地址,段寄存器,15,15,0,19,0,图,2-8,存储器物理地址的形成,存储器物理地址的形成,例题,例,3:,设（,DS,）,=,1200H,（,SI,）,=,0345H,物理地址：,12345H,例,4:,设,(CS)=4235H ,(IP)=0A66H,物理地址：,42DB6H,6. I/O,组织,8086,系统和外部设备之间是通过,I/O,接口进行相互传输信息的。,每个,I/O,接口都有一个或几个,I/O,端口，一个端口往往对应于接口上一个寄存器或一组寄存器。,微机要为每个,I/O,端口分配一个地址，称端口地址。端口地址和存储单元地址一样，应具有惟一的地址编码。,微机,I/O,端口有两种编址方式,（,1,）统一编址,（,2,）独立编址,编址方式,统一编址,这种编址方式是将,I/O,端口和存储单元统一编址，即把,I/O,端口置于存储器空间，也看作是存储单元。因此，存储器的各种寻址方式均可用来寻址,I/O,端口。在这种方式下,I/O,端口操作功能强，使用起来也很灵活，,I/O,接口与,CPU,的连接和存储器与,CPU,的连接相似。但是,I/O,端口占用了一定的存储空间，而且执行,I/O,操作时，因地址位数长，速度较慢。,独立编址,这种编址方法是将,I/O,端口进行独立编址，,I/O,端口空间与存储器空间相互独立。这就需要设置专门的输入、输出指令对,I/O,端口进行操作。,8086,系统采用的就是这种独立的,I/O,编址方式。,端口地址说明,8086使用,A,15,A,0,这16根地址线作为,I/O,端口地址线，可访问端口最多可达64,K,个8位端口或32,K,个16位端口。,和存储器的字单元一样，对于奇地址的16位端口的访问，要进行两次操作才能完成。,16位的,I/O,端口地址无需经过地址加法器产生，因而不使用段寄存器。,从,AB,总线上发出的端口地址仍为20位，只不过最高四位,A,19,A,16,为0。,练习,1: MOV AX, 6A3EH,MOV BX, 26A7H,ADD AX, BX,指令执行后，,(AX)=?,OF=?, CF=,？, ZF=,？, SF=,？，,AF=,？，,PF=,？,2,：,设,(CS)=,4500,H ,(IP)=,2122,H,求物理地址？,答案,1: 0110 1010 0011 1110,0010 0110 1010 0111,1001 0000 1110 0101,指令执行后，,(AX)=90E5H,OF=1, CF=0, ZF=0, SF=1,，,AF=1,，,PF=0,2,：,设,(CS)=,4500,H ,(IP)=,2122,H,求物理地址？,47122H,2.3.3 Intel,新技术,1,超线程技术,2. Intel 64,位技术,3. Intel,多核技术,1,超线程技术,所谓的超线程技术，就是在一个,IA-32CPU,内，两个或多个逻辑处理器通过共享物理处理器上的几乎所有执行资源并各自维持一套完整的结构状态，从而在一个物理处理器模拟出两个或更多的逻辑处理器。,这样，,CPU,就可以并行的执行两个分离的代码流，也就提高了执行多线程操作系统和应用程序，以及多任务环境下执行单线程程序的性能。与超线程技术所带来的性能提升相比，它几乎不用增加额外的成本，只需小规模的改变处理器的设计。,2. Intel 64,位技术,（,1,）兼容模式允许大多数,32,位软件无须修改就能运行在,64,位操作系统中，然而运行在虚拟,8086,模式下或使用硬件任务管理中的传统应用程序将无法工作。兼容模式像传统的保护模式，应用程序只能存取线性地址空间中的第一个,4GB,。兼容模式必须使用,16,位和,32,位的地址和操作数。,（,2,）,64,位模式能让,64,位操作系统运行可存取,64,位地址空间的应用软件。, 可以访问,64,位线性地址空间。, 可以访问,8,个新的通用寄存器,(R8R15),。, 可以访问为了流,SIMD,扩展而增加的寄存器,(XMM8XMM15),。, 可以访问新增加到,64,位的通用寄存器,(RAX, RBX, RCX, RDX, RSI, RDI, RBP, RSP),和一个,64,位的指令指针（,RIP,）。, 有统一的寄存器字节寻址。, 有快速中断优先级机制。, 有一种新的指令指针相对寻址方式。,3. Intel,多核技术,