MOSFET版图设计

华侨大学信息科学与工程学院,电子工程系,厦门专用集成电路系统,重点实验室,Copyright by Huang Weiwei,华侨大学厦门专用集成电路系统重点实验室,华侨大学信息学院电子工程系厦门专用集成电路系统重点实验室,IC,工艺和版图设计,第四章,MOSFET,版图设计,主讲：黄炜炜,Email,：,hww,参考文献,1 . Alan Hastings,著,.,张为 译,.,模拟电路版图的艺术,.,第二版,.,电子工业出版社,. CH11-12,本章主要内容,MOSFET,版图基础,MOSFET,版图样式,MOSFET,的匹配,CH4,MOSFET,版图基础,NMOS,版图,MOSFET,版图基础,NMOS,版图,有源区掩膜,光刻胶,2,氮化硅,二氧化硅,衬底,MOSFET,版图基础,NMOS,版图,有源区掩膜,氮化硅,二氧化硅,衬底,场氧,MOSFET,版图基础,NMOS,版图,有源区掩膜,衬底,场氧,MOSFET,版图基础,NMOS,版图,有源区掩膜,薄氧,衬底,场氧,MOSFET,版图基础,NMOS,版图,Poly,衬底,场氧,场氧,薄氧,Poly,MOSFET,版图基础,NMOS,版图,Poly,衬底,场氧,场氧,薄氧,Poly,Poly,掩膜,光刻胶,MOSFET,版图基础,NMOS,版图,Poly,衬底,场氧,场氧,薄氧,Poly,Poly,掩膜,光刻胶,MOSFET,版图基础,NMOS,版图,Poly,衬底,场氧,场氧,薄氧,Poly,MOSFET,版图基础,NMOS,版图,Poly,衬底,场氧,场氧,薄氧,Poly,MOSFET,版图基础,NMOS,版图,Poly,衬底,场氧,场氧,薄氧,Poly,P+,注入掩膜,MOSFET,版图基础,NMOS,版图,Poly,衬底,场氧,场氧,薄氧,Poly,P+,注入掩膜,MOSFET,版图基础,NMOS,版图,Poly,衬底,场氧,场氧,薄氧,Poly,P+,注入掩膜,P+,MOSFET,版图基础,NMOS,版图,Poly,衬底,场氧,场氧,薄氧,Poly,P+,MOSFET,版图基础,NMOS,版图,Poly,衬底,场氧,场氧,薄氧,Poly,P+,N+,注入掩膜,背栅,MOSFET,版图基础,NMOS,版图,Poly,衬底,场氧,场氧,Poly,P+,N+,注入掩膜,N+,N+,MOSFET,版图基础,NMOS,版图,Poly,衬底,场氧,场氧,Poly,P+,N+,N+,MOSFET,版图基础,NMOS,版图,Poly,衬底,场氧,场氧,Poly,P+,N+,N+,MOSFET,版图基础,NMOS,版图,Poly,衬底,场氧,场氧,Poly,P+,N+,N+,MOSFET,版图基础,NMOS,版图,Poly,衬底,场氧,场氧,Poly,P+,N+,N+,MOSFET,版图基础,NMOS,版图,Poly,衬底,场氧,场氧,Poly,P+,N+,N+,MOSFET,版图基础,NMOS,版图,Poly,衬底,场氧,场氧,Poly,P+,N+,N+,N+,N+,MOSFET,版图基础,NMOS,版图,有源区,Poly1,P+,N+,CON,M1,MOSFET,版图基础,PMOS,版图,有源区,Poly1,P+,N+,CON,M1,N,阱,MOSFET,版图基础,PMOS,版图,SiO,2,场氧,场氧,poly,metal,metal,P+,P+,N+,Nwell,Psub,MOSFET,版图基础,MOS,管的长和宽,实际晶体管中的长度等于源漏扩散区之间的距离，自对准晶体管版图绘制的长度,L,等于版图数据中跨过多晶硅栅从源区到漏区的距离。,实际自对准工艺中晶体管的宽度是由有源区而不是多晶硅栅掩膜决定的。,MOSFET,版图基础,N,阱,P,阱,NMOS,制作于,P,型外延层，通过,P+,实现背栅接触。,PMOS,制作于,N,阱中，通过,N+,实现背栅接触。,NMOS,制作于,P,阱中，通过,P+,实现背栅接触。,PMOS,制作于,N,型外延层，通过,N+,实现背栅接触。,NMOS,制作于,P,阱中，通过,P+,实现背栅接触,PMOS,制作于,N,阱中，通过,N+,实现背栅接触,MOSFET,版图基础,沟道终止注入,多晶和,P+,或,N+,图形相交的地方就可能形成自对准的多晶硅栅晶体管，在某些情况下，厚氧化层也可以形成,MOSFET,。在生长场氧之前，向场区注入合适的杂质可以提高晶体管的阈值电压，现代工艺中将能够提供场区掺杂的方法叫沟道终止注入。,目前大部分,CMOS,工艺中使用两个互补的沟道终止注入来同时抑制,NMOS,和,PMOS,的寄生沟道。对所有的,P,场区进行,P,沟道终止注入来增大,NMOS,厚氧阈值电压；对,N,型场区进行,N,型沟道终止注入来增大,NMOS,厚场阈值电压。,MOSFET,版图基础,沟道终止注入,MOSFET,版图基础,沟道终止注入,MOSFET,版图基础,沟道终止注入,采用,P,和磷实现沟道终止注入后生长厚氧,MOSFET,版图基础,阈值电压调整,理想情况下，增强型,MOSFET,的阈值电压在,0.60.8V,左右。不经过阈值电压调整的,MOSFET,，,NMOS,阈值电压低于,0.6V,，,PMOS,阈值电压高于,0.8V,。标准,CMOS,工艺中需要在生产厚氧后对阈值电压进行调整。,对沟道区的注入可以改变,MOSFET,的阈值电压，,P,注入使阈值电压正向移动，,N,注入使阈值电压负向移动。标准,CMOS,工艺可以单独使用硼注入来调节两种,MOSFET,的阈值电压，且不需要额外的掩膜。,MOSFET,版图基础,按比例缩小晶体管,本章主要内容,MOSFET,版图基础,MOSFET,版图样式,MOSFET,的匹配,CH4,MOSFET,版图样式,接触孔等效电阻,MOSFET,版图样式,扩散区等效电阻,MOSFET,版图样式,折角,MOSFET,结构,MOSFET,版图样式,考虑到有源区间距需注意工艺线提供的最小沟道宽度晶体管的面积不是最小的。,例如：,TSMC 0.25um,的工艺最小沟道长度是,0.3um,，但是该器件占的面积显然要比最小面积晶体管大。,最小尺寸,VS,最小面积,MOSFET,版图样式,长沟道,MOSFET,MOSFET,版图样式,宽沟道,MOSFET,MOSFET,版图样式,MOSFET,版图样式,源,/,漏公共合并,MOSFET,版图样式,源,/,漏公共合并,MOSFET,版图样式,合并源,/,漏,背栅接触,去除不必要接触孔,源,/,漏公共合并,MOSFET,版图样式,与非门及其版图,MOSFET,版图样式,宽沟道器件版图,MOSFET,版图样式,宽沟道器件版图,MOSFET,版图样式,宽沟道器件版图,MOSFET,版图样式,有效节省硅面积,有效减小漏结电容,刻蚀的不匹配造成沟道长度稍微不一致,内部栅的边界条件近似相同,对倾角注入不敏感,MOSFET,版图样式,使用叉指结构使源,/,漏的接触孔面积达到最小,通过将版图的对称性最小化电路失配,使用低阻通路避免大电流流过该器件时造成较大压降,保护关键节点，避免非正常节点注入,有利于减小寄生现象,容易实现匹配使电路更加对称,MOSFET,版图样式,MOSFET,版图样式,以增大源区电容为代价减小漏区电容,以增加开关速度和频率响应。,环形器件版图,MOSFET,版图样式,所有的晶体管都需要对背栅进行电气连接，没有背栅接触孔或背栅电阻过大的晶体管很容易发生闩锁效应。每个,NMOS,包含一只寄生横向,NPN,，,PMOS,包含一只寄生横向,PNP,。背栅接触孔将相应的背栅电阻变成基极关断电阻，只要施加在这些电阻上的电压小于发射结导通电压，,SCR,将保持关断状态。,背栅接触,MOSFET,版图样式,背栅接触,MOSFET,版图样式,背栅接触,MOSFET,版图样式,背栅接触,MOSFET,版图样式,叉指状背栅接触孔,背栅接触,MOSFET,版图样式,背栅接触,MOSFET,版图样式,背栅接触,MOSFET,版图样式,Power MOS,叉指结构,MOSFET,版图样式,Power MOS,曲栅式,Power MOS,MOSFET,版图样式,Power MOS,Waffle,式,Power MOS,本章主要内容,MOSFET,版图基础,MOSFET,版图样式,MOSFET,的匹配,CH4,MOSFET,匹配,各种模拟电路都会用到匹配,MOS,管，有些电路主要利用栅源电压的匹配，而有些电路需要用到漏极电流的匹配。,MOSFET,匹配,在电路设计中优化电压匹配所需的偏置条件与优化电流匹配所需的偏置条件不同，可以优化,MOSFET,的电压匹配或电流匹配，但不能同时优化两者。,（推导可详见,P538,）,MOSFET,匹配,减小失调电压的方法：,增大晶体管的尺寸（增大工艺跨导）有利于减小电压失配。,减小过驱动电压有利于减小电压失配。但是注意过驱动电压小于一定值（如,0.1V,）对改善电压匹配无关。,设计合理匹配的,MOS,版图，减小阈值失配和,MOSFET,尺寸失配。,MOSFET,匹配,依靠电流匹配工作的,MOSFET,减小电流失调的方法,增大过驱动电压，减小阈值失配带来的影响,合理设计版图减小,MOSFET,的尺寸失配和阈值失配,MOSFET,匹配,几何效应,MOS,晶体管的尺寸、形状和方向会影响它们之间的互相匹配。,1.,阈值电压失配大小与有源区栅面积的平方根成反比，栅面积的增大有助于减小局部不规则影响，因而大尺寸晶体管比小尺寸晶体管能够更加精确匹配。,2.,工艺尺寸的缩小改善了阈值电压的失配，氧化层越薄，工艺跨导越大，使得阈值电压失配越小，如此间接改善了,MOSFET,的电压匹配。所以薄栅氧的晶体管的匹配程度优于厚栅氧的晶体管。但是在电压工作范围较大的情况下，注意薄氧化层晶体管容易受沟道长度调制效应的影响。,MOSFET,匹配,几何效应,3.,工作在不同栅源电压下的短沟道晶体管，沟道长度调制效应会引起严重的失配。晶体管的习题失配与其源漏电压差成正比，与沟道长度成反比。在匹配精度要求不是很高的电流分配网络，可以使用长沟道器件来减小沟道长度调制效应。在高精度情况下，可以让匹配晶体管工作在相同源漏电压下，加入级联减小沟道长度调制效应影响。,4.,方向一致性,MOSFET,的工艺跨导取决于载流子的迁移率，所以沿着不同晶轴的,MOS,在应力下表现不同的跨导，为了避免由应力产生的失配，晶体管的取向应该一致,MOSFET,匹配,几何效应,MOSFET,匹配,扩散和刻蚀效应,MOSFET,匹配,扩散和刻蚀效应,横向扩散,MOSFET,匹配,扩散和刻蚀效应,在工艺中刻蚀速率并不是总是一致的，当开孔越大时，刻蚀速率越快，该效应可能造成刻蚀过度。如图所示的,M1M2M3,管因为外边缘刻蚀的缘故，,M1,和,M3,的外边缘刻蚀比,M2,对应的边缘刻蚀更为严重，所以,M1,和,M3,的栅长比,M2,的稍微短一点。,MOSFET,匹配,扩散和刻蚀效应,Dummy,Dummy,使用虚拟器件（,Dummy,）防止多晶硅栅过度刻蚀,MOSFET,匹配,扩散和刻蚀效应,Dummy,管栅电极与邻近的栅电极相连，但是这样会使端电容和漏电流增大。,MOSFET,匹配,扩散和刻蚀效应,Dummy,管栅极与晶体管源极（背栅电位）相连，有助于保证晶体管的电学特性不受,Dummy,管下边伪沟道的影响。,MOSFET,匹配,扩散和刻蚀效应,将多晶硅栅连接起来，形成梳状结构，便于布图，但是由于临近区域存在多晶图形，容易影响刻蚀速率，为了达到最佳的匹配效果，应该使用金属连线连接简单的矩形多晶硅条。,如果匹配栅极必须用多晶硅连接，那么连接多晶硅与有源区的距离在设计规则所允许的最小值在增加,12um,。,MOSFET,匹配,有源栅极上的接触孔,MOS,管的有源栅极上的接触孔位置有时会引起显著的阈值电压失配，所以多晶硅栅的接触孔不能放在薄氧的上方，必须放置于厚氧的上。,MOSFET,匹配,沟道附近的扩散区,一般,N,阱不应该靠近匹配,NMOS,，防止,N,阱杂质分布的尾部与匹配晶体管沟道相交。,PMOS,晶体管应位于,N,阱区域的内部，防止横向扩散引发背栅掺杂发生变化。,深扩散区会影响附近,MOSFET,的匹配,，这些扩散区的尾部会延伸相当长的距离超出它们的结，由此引入的过量杂质会使附近的晶体管的阈值电压和跨导发生改变。所以侧阱等深扩散区应远离匹配的沟道。,MOSFET,匹配,沟道附近的扩散区,MOSFET,匹配,氢化作用,匹配,MOSFET,金属连线版图的不同会在原本相同的器件中引入大的失配。这种失配的原因在于结构上方存在（或缺少金属），导致了不完全话的氢化诱发了失配。,覆盖金属,MOSFET,和没有覆盖金属的,MOSFET,之间可能出现高达,20%,的系统漏电流失配。金属边缘的下方的氢扩散产生阈值电压梯度，从而造成被覆盖器件之间明显的失配，所以在关键的匹配晶体管的有源栅区上方不应该进行金属化。在任何情况下，两只匹配晶体管上方的金属化版图必须相同。,当然在次要器件可以完全在金属下方或者可以有金属穿过。,MOSFET,匹配,填充金属和,MOSFET,匹配,现代工艺中经常使用,CMP,的方法得到细线光刻所需的高平整度平面。通常需要额外添加金属来满足一定的金属覆盖率。,版图工具可以自动生成,Dummy,金属，但是这种方法可能导致在匹配的,MOSFET,上方放置金属图形。所以版图设计者必须去除掉软件在匹配金属上方的,Dummy,金属。,在版图设计中设计者必须留心规则中有关填充金属区域之间的距离限制来保证一定的平整度。,MOSFET,匹配,热效应和应力效应,另一种重要的失配；类型是由大范围的变化引起的。,1.,氧化层厚度梯度：,相距较近的器件具有非常相近的氧化层厚度，但是相距较远的器件氧化层厚度有很大的区别，这些差别直接影响了阈值电压的失配。,2.,应力梯度：,mos,晶体管的阈值电压与应力无关，所以应力对电压的匹配几乎没有影响。存在的很小的影响可能是因为应力使硅的带隙电压发生了变化，其引起的阈值电压的变化一般不超过几毫伏，通过共质心版图可以进一步减小。,3.,热梯度：,阈值电压随温度升高而降低，速率大约,-2mV/,。一般通过共质心版图来改善匹配状况。,MOSFET,匹配,热效应和应力效应,MOSFET,匹配,共质心版图,氧化层厚度梯度,MOSFET,匹配,共质心版图,MOSFET,匹配,共质心版图,1,2,3,4,A,AA,AAA,AAAA,A,B,*,A,BB,A,A,BB,A,BB,*,A,B,A,BB,A,B,A,A,B,C,*,A,B,CC,B,A,A,B,C,B,A,C,B,C,A,*,A,B,C,A,B,CC,B,A,C,B,A,A,B,C,D,*,A,B,C,DD,C,B,A,A,B,C,D,B,C,A,D,B,C,D,A,*,A,B,C,DD,C,B,AA,B,C,DD,C,B,A,2:1,A,B,A,A,B,AA,B,A,A,B,AA,B,AA,B,A,B,AA,B,AA,B,AA,B,A,3:2,A,B,A,B,A,A,B,A,B,AA,B,A,B,A,A,B,A,B,AA,B,A,B,AA,B,A,B,A,A,B,A,B,AA,B,A,B,AA,B,A,B,AA,B,A,B,A,3:1,AA,B,A,*,AA,B,AA,B,AA,AA,B,AAA,B,AAA,B,A,*,AA,B,AA,B,AAA,B,AA,B,AA,4:1,AA,B,AA,AA,B,AAAA,B,AA,AA,B,AAAA,B,AAAA,B,AA,AA,B,AAAA,B,AAAA,B,AAAA,B,AA,MOSFET,阵列叉指结构实例,MOSFET,匹配,共质心版图,ABBAAB,MOSFET,匹配,共质心版图,3:3:2:2,使用,CCABBAABDD,MOSFET,匹配,共质心版图,ABBAABBAAB,MOSFET,匹配,共质心版图,共质心版图,MOSFET,匹配,共质心版图,MOSFET,匹配,共质心版图,MOSFET,匹配,共质心版图,MOSFET,匹配,共质心版图,MOSFET,匹配,共质心版图,本章重点,1,、,CMOS,反相器版图及剖面图,2,、两输入与非门（或非门）版图,3,、宽沟道器件叉指结构版图画法,4,、版图设计中背栅接触孔的作用及各种结构的背栅接触,5,、电路设计中如何减小失调电压或失调电流,6,、共质心结构进行匹配,MOSFET,的布局（电流镜和差分对）,