寄存器与计数器

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,3.3.1,四个D锁存器或触发器构成的四位寄存器,1,3.3.2 移位寄存器,而所谓“,移位,”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。,根据移位方向,，常用的有三种：,寄存器,左移,(,a,),寄存器,右移,(,b,),寄存器,双向,移位,(,c,),寄存器有七种：并入并出、右移、左移、循环右移、循环左移、并入右移、右移并出,2,并行输出,4位右移,移位寄存器,时钟方程：,状态方程：,1单向移位寄存器,3,4,并行输出,4位左移,移位寄存器,时钟方程：,状态方程：,5,6,2、双向移位寄存器,M=0时右移,M=1时左移,7,3、集成双向移位寄存器74LS194,8,3.4 计数器,计数器的功能和分类,1. 计数器的作用,记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。,2. 计数器的分类,按工作方式分：,同步计数器和异步计数器。,按计数功能分：,加法计数器、减法计数器和可逆计数器。,按计数器的计数容量(或称模数)来分：,各种不同的计数器，如二进制计数器、十进制计数器、N进制计数器等等。,9,3.4.1 同步二进制计数器,同步计数器的特点：,在同步计数器内部，各个触发器都受,同一时钟脉冲,输入计数脉冲的控制，因此，它们状态的更新几乎是同时的，故被称为 “ 同步计数器 ”。,例：,三位二进制同步加法计数器。,三位二进制同步加法计数器,Q,2,Q,2,J,2,K,2,Q,1,Q,1,J,1,K,1,Q,0,Q,0,J,0,K,0,&,计数脉冲,CP,1 用计数方法同步二进制计数器,10,分析步骤:,1. 先列写控制端的逻辑表达式：,J,2,= K,2,= Q,1,Q,0,J,1,= K,1,= Q,0,J,0,= K,0,= 1,Q,0,： 来一个CP，它就翻转一次；,Q,1,：当Q,0,1时，它可翻转一次；,Q,2,：只有当Q,1,Q,0,11时，它才能翻转一次。,三位二进制同步加法计数器,Q,2,Q,2,J,2,K,2,Q,1,Q,1,J,1,K,1,Q,0,Q,0,J,0,K,0,&,计数脉冲,CP,11,2. 再列写状态转换表，分析其状态转换过程。,2 0 0 1 0 0 1 1 1 1 0 1 0,1 0 0 0 0 0 0 0 1 1 0 0 1,3 0 1 0 0 0 0 0 1 1 0 1 1,4 0 1 1 1 1 1 1 1 1 1 0 0,5 1 0 0 0 0 0 0 1 1 1 0 1,6 1 0 1 0 0 1 1 1 1 1 1 0,7 1 1 0 0 0 0 0 1 1 1 1 1,8 1 1 1 1 1 1 1 1 1 0 0 0,CP Q,2,Q,1,Q,0,J,2, K,2, J,1, K,1, J,0,1 K,0,1 Q,2,Q,1,Q,0,Q,1,Q,0,Q,1,Q,0,Q,0,Q,0,原状态 控 制 端 下状态,12,CP,Q,0,Q,1,Q,2,3. 还可以用波形图显示状态转换表。,思考题：,试用D触发器设计一个M=8的二进制同步加法计数器电路。,Q,0,的输出的波形的频率是CP的1/2。,Q,1,的输出的波形的频率是CP的1/4。,Q,2,的输出的波形的频率是CP的1/8。,二分频,四分频,八分频,13,2 用移位寄存器构成同步二进制计数器,环形计数器,结构特点,即将FF,n-1,的输出Q,n-1,接到FF,0,的输入端D,0,。,工作原理,根据起始状态设置的不同，在输入计数脉冲,CP,的作用下，环形计数器的有效状态可以循环移位一个1，也可以循环移位一个0。即当连续输入,CP,脉冲时，环形计数器中各个触发器的,Q,端，将轮流地出现矩形脉冲。,14,结构特点,状态图,即将FF,n-1,的输出Q,n-1,接到FF,0,的输入端D,0,。,扭环形计数器,15,能自启动的,4,位扭环形计数器,16,3.4.2 异步计数器,异步计数器的特点：,在异步计数器内部，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，,因此各个触发器状态变换的时间先后不一，故被称为“ 异步计数器 ”。,Q,2,D,2,Q,1,D,1,Q,0,D,0,Q,2,Q,1,Q,0,CP,计数脉冲,三位二进制异步加法计数器,例：,三位二进制,异步,加法计数器。,17,Q,0,Q,1,Q,2,2,1,0 0 0,1010101010,0 0,1,0 1,0,1,1 0,1,1 1,0,0,0 0,0,1,0,1,作业：,试画出三位二进制异步减法计数器的电路图，并分析其工作过程。,异步计数器优点：,电路简单、可靠。,异步计数器缺点：,速度慢。,Q,2,D,2,Q,1,D,1,Q,0,D,0,Q,2,Q,1,Q,0,CP,计数脉冲,三位二进制异步加法计数器,18,选用4个,CP,上升沿触发的,D,触发器，分别用FF,0,、FF,1,、FF,2,、FF,3,表示。,2、十进制异步计数器,状态图,输出方程：,十进制异步加法计数器,19,时序图,时钟方程,选择时钟脉冲的一个基本原则：在满足翻转要求的条件下，触发沿越少越好。,20,21,中规模集成计数器及其应用,同步四位二进制计数器74LS161,返回,74LS161是常用的四位二进制可预置的同步加法计数器，它可以灵活地运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能；,22,同步四位二进制计数器74LS161,图,3-35 74LS161,的外引线图,状态输出,图,3-3,6 74LS161的逻辑符号,并行输入,CP输入,23,74LS161,的功能表,CP,上升沿有效,异步清0功能最优先,同步并行置数,C,O,=,Q,3,Q,2,Q,1,Q,0,CT,T,24,任意进制计数器,任意进制计数电路的构成,1反馈归零法,(1)六进制的构成,输出Q,C,和Q,B,经过与非门又返回74LS161的清零端,构成六进制计数器,74LS161,Q,C,Q,D,Q,A,Q,B,六进制,74LS161,Q,C,Q,D,Q,A,Q,B,十二进制,与非门,与非门,25,2、反馈预置数法构成十进制计数器,输出Q,D,和Q,A,经过与非门又返回74LS161的置数端,构成十进制计数器,1,3,2,5,4,6,7,14,12,13,10,11,9,8,74LS161,CP,16,A,B,C,D,P,地,Vcc,Q,A,Q,C,Q,B,Q,D,T,B,A,D,C,8,接共阳极数码管,与非门,CP,+5v,26,74LS161构成六十进制计数器,1,2,14,12,13,11,8,74LS161,CP,16,地,Vcc,Q,A,Q,C,Q,B,Q,D,B,A,D,C,8,与非门,CP,7,10,9,P,T,+5v,低 位,构成十进制计数器,1,2,14,12,13,11,8,74LS161,CP,16,地,Vcc,Q,A,Q,C,Q,B,Q,D,B,A,D,C,8,与非门,7,10,9,P,T,+5v,高 位,构成六进制计数器,27,作业:,1任意进制计数电路构成有哪些方法，其工作过程如何实现？,274LS161有几种功能，如何实现？如果置数端为0，输入分别为1100、0011，当CP到来时，输出状态如何？,3画出九进制计数器（用反馈预置数法）和五十进制计数器（用反馈归零法）的电路图。,28,