LLC数字控制方案介绍解读课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,LLC,数字控制方案介绍,DC Global DSP Team,1,LLC数字控制方案介绍 1,内容,数字控制芯片选型,TI-C2000 DSP,软硬件设计,整流模块数字控制介绍,LLC,数字控制介绍,2,内容数字控制芯片选型 2,1、,数字控制芯片选型,数字控制芯片供应商,ADI,:ADuC7000, ADuC8000,基于,ARM7,内核单芯片解决方案，适合监控。,AD,采样位数及,PWM,精度优势不大。,Infineon:,XC164cM, XE164c,面向汽车电子、电机控制，载波频率较低，不适合高频数字控制电源。,MicroChip,:dsPIC30F,、,dsPIC33F DSC,主要面向电机控制、数据采集系统。可以实现开关电源,PWM,数字控制。,Silab,：,Si825X,MCU+,硬件,PID,，主要适合低压,DC/DC,，低成本数字控制器,FreeScale,:56800/E,高级混合控制器,(DSP/MCU),，适合高频数字控制。与,TI-C2000,相当。,TI,：,C2000,电机、电源数字控制的理想选择。特色：汇编效率高、主频高达,150M,，,PWM,配置灵活，高精度调宽调频。,3,1、数字控制芯片选型数字控制芯片供应商3,Competitive Low Cost Landscape,4,Competitive Low Cost Landscape,Competitive Low Cost Landscape(cont.),5,Competitive Low Cost Landscape,Competitive Low Cost Landscape(cont.),6,Competitive Low Cost Landscape,7,7,8,8,9,9,10,10,11,11,12,12,13,13,14,14,15,15,Key New Features:,60 MHz CPU Plus New Control Law Accelerator,Single 3.3V supply,12-bit ratio-metric ADC with individual channel triggers,3 Analog comparators with 10-bit reference,150ps resolution on PWM Frequency,Dual On-chip oscillators,64-pin or 100-pin TQFP packages,Full software compatibility with current F280xx devices,F2803x Controllers,Interrupt Management,Memory Bus,Boot ROM,Code security,SPI,SCI,Flash,RAM,Comparators,PWM,ADC,GPIO,VREG with,BOR/POR,Capture,IC,CAN,Silicon Available in 2Q09,SCI/LIN,QEP,Peripheral Bus,CLA,C28x,TM,32-bit DSC,CPU,Osc 1,Osc 2,Piccolo,16,Key New Features:F2803x Contro,17,17,LLC,数字控制芯片选型原则：,1,、实现高精度调频、乘法器。,2,、动态保护：逐波限流等功率保护。,3,、常用外设（,I2C,，,CAN,，,ADC,等），足够的,Flash,和,RAM,。,4,、性价比、供货、生命周期。,因此,LLC,数字控制平台：,目前：,Tms320F2801/08,预研：,Tms320F28033/35,18,LLC数字控制芯片选型原则：18,数字电源的设计流程,2、,TI-C2000 DSP,软硬件设计,模块规格书软件需求规格,总体技术方案,DSP,子系统方案,硬件设计,硬件调试,软件设计,软件调试,软硬件集成,模块测试和调试,19,数字电源的设计流程2、 TI-C2000 DSP软硬件设计模,20,20,DSP,时钟处理,DSP,的时钟模块可工作于连接至片内振荡电路的不高于30,MHZ,的基准 晶体，或工作于232,MHZ,范围内的一个外部振荡器旁路时钟。,2406,:,10,MHz,外部晶振，4倍频，,CPU,40,MHZ，cycle time,1/40,M=25nS,2801,:2,0,MHz,外部晶振，,5,倍频，,CPU 10,0,MHZ，cycle time,1/,100M=10nS,28016,:2,0,MHz,外部晶振，,3,倍频，,CPU 6,0,MHZ，cycle time,1/,60M=16.67nS,Layout,推荐,21,DSP时钟处理Layout推荐21,ADC Modules,22,ADC Modules22,External decoupling capacitors are recommended on all power pins.,Analog input pins must be driven from an operational amplifier that does not degrade the ADC performance.,23,External decouplin,ADC Analog Input Impedance Model,for 28x,SPNA088,ADC Source Impedance,24,ADC Analog Input Impedance Mod,25,25,26,26,ePWM Modules,27,ePWM Modules27,28,28,相控方式,29,相控方式29,PWM Period,芯片时钟,(i.e. 100MHz),常规,PWM,步进,(i.e. 10ns),HRPWM,Micro Step,(150ps),HRPWM,将一个时钟周期,细分更小步进,Called,Micro Steps,(Step Size = 150ps),ms,ms,ms,ms,ms,ms,Calibration Logic,Background,Calibration Logic,Tracks The Number,Of Micro Steps,Per Clock To Account,For Variations Caused,By Temp/Volt/Process,280xx High Resolution PWM (HRPWM),30,PWM Period芯片时钟常规PWM步进HRPWM HRP,31,31,32,32,33,33,DSP,芯片电源设计：,F28xx/F28xxx,DSP,有多种电源引脚，包含：, CPU core supply (VDD), I/O supply (VDDIO), ADC analog supply pins (VDDA2, VDDAIO), ADC core supply (VDD1A18, VDD2A18) for F280x/280xx, Flash programming voltages (VDD3VFL), Supply ground (VSS, VSSIO), ADC analog ground (VSSA2, VSSAIO), ADC analog/core ground (VSS1AGND, VDD2AGND),数字,IO,和模拟,3.3V,：数字开关信号引入噪声，使用分开的,ADC analog supply,，且,AD,输入由运放、比较器输入；在大多数应用中，模拟电源由数字电源接一个铁氧体磁珠产生，数字信号和模拟信号布线注意分离；,34,DSP芯片电源设计：34,Bypass Capacitors,C2000 DSP,使用,CMOS,技术，能得到高速的性能，,CMOS,电路在转换开关时驱动大电流，使得在电源回路产生电流尖刺。这些上升延和下降沿的干扰尖刺必须在传播到敏感电路前滤掉。在每一个电源和地之间使用旁路（解藕）电容来滤除这些干扰，电容尽量的靠近芯片；一般使用小的,(10 nF to 100 nF),，低,ESR,陶瓷电容；或者根据噪音频率，浪涌电流和最大的纹波电压由下面的公式来计算：,模拟电源引脚增加解藕电容有助于减少进入模拟电路的电源噪音：,35,Bypass Capacitors模拟电源引脚增加解藕电容,Ground,因为每一个数字信号都通过地形成一个回路，地是一个关键的信号；,最好是有一层地；基本原则是信号及其回路一起走且等长；避免大环路；如果板上有,ADC,电路，最好将,ADC,的地分开走；,1,、,In general, using ground planes is the best way to set up grounding systems for high-resolution ADCs;,2,、,Ground plane return paths provide as low an impedance as possible;,3,、,Where the use of ground planes is not possible using wide, short traces for ground returns is recommended to keep the ground impedance low;,4,、,Single point, wide trace to connect Analog and Digital ground planes;,36,Ground36,建议布局,Do not route a signal referenced to digital ground over analog ground and vice versa. The return current cannot take the direct way along the signal trace and so a loop area occurs. Furthermore, the signal induces noise due to crosstalk into the analog ground plane, which can result in unstable ADC readings.,If your board has different layers for,digital,and,analog,ground, do not overlap the analog to digital planes.,37,建议布局 Do not route a sign,PWM,：上电初始状态,ADCIN,：,RC,滤波器件靠近端口,JTAG,：正确的上下拉，离,DSC,引脚不超过,6,英寸,CAN,、,SCI,、,I2C,TMS320C2000,系列,DSP,最小系统电路,CBB,Spraas1,：,Hardware Design Guidelines for TMS320F28xx and TMS320F28xxx DSCs,38,38,DSP,芯片及其开发工具的选择 ：,使用开发工具的目的是为了调试,DSP,系统的软硬件。选择一个适合的开发工具,对加快开发进度、保证开发质量有很大的帮助。,DSP,的开发工具：,汇编语言工具、硬件仿真器(,emulators,)、软件仿真器(,simulator,) 、,C,编译器、,DSP,入门套件(,DSK，DSP Starter Kit,) 、评估模块(,EVM，Evaluation Module,) 等。,39,DSP芯片及其开发工具的选择 ：39,在系统的开发调试过程中，硬件使用了,XDS510,仿真器。所有的仿真及测试，程序烧录均通过,XDS510,仿真器与单板中的,JTAG (Joint Test Action Group，,联合测试行动组合)；接口14座的管座,两排，每排七个引脚）来完成。,DSP,调试烧录软件：,Code Compiler Studio,烧录下载：,CCS,、,SDFlash,、,CAN,、,SCI,、,SPI,40,在系统的开发调试过程中，硬件使用了XDS510仿真器。所有的,从源代码编写到代码固化的操作过程,编程：,利用文本编辑器编写源程序（,c、asm,、,h,）和链接时进行程序定位所需的命令文件*.,cmd,进行汇编操作：,得到目标文件*.,obj,进行链接操作：,得到,COFF,目标文件*.,out,程序烧录：,通过,JTAG,接口将*.,out,文件代码烧录到,DSP,内部的闪速存储器 (,FLASH),中；,仿真与测试：,将,PC、,仿真器、用户系统三者连接起来 ,对用户系统进行在线实时仿真、测试与检查 ,若发现问题 ,应及时纠正 ,重新进行编译、链接、烧录与仿真测试 ,直到,满足系统设计的性能指标和要求；,41,从源代码编写到代码固化的操作过程 41,SPRC191,：,setup_DSP280x_v160,42,SPRC191：setup_DSP280x_v16042,SPRS145 ：,TMS320Lx240xA DSP Controllers,SPRS230,： TMS320Lx280xA DSP Controllers,SPRU018 ：,TMS320C1x/C2x/C2xx/C5x Assembly Language Tools Users Guide,SPRU357：,TMS320LF/LC240xA DSP Controllers Reference Guide （System and Peripherals）,SPRU328：,Code Composer Studio Users Guide,SPRU430d,：,TMS320C28x DSP CPU and Instruction Set Reference Guide,SPRA289,：,Configure PWM Outputs of F240 With Dead Band for Different Power Devices,SPRA493,：,How to Interface C and Assembly Language with the TMS320 Floating Point C Compiler,43,SPRS145 ： TMS320Lx240xA DSP Co,3、,整流模块数字控制介绍,44,3、整流模块数字控制介绍44,45,45,46,46,程序框架：,主程序：系统及参数初始化、软启动、采样、逻辑、控制、通讯（,SCI,、,CAN,、,I2C,）,中断程序：定时、采样、环路运算、,PWM,驱动控制、快速保护,47,程序框架：47,Program Architecture,MAIN FUNCTION,Initialization,Output Characteristic,A/D&IO,SCI Communication,Address Identification,CAN Communication,Load Sharing,INTERRUPT,FUNCTION,Loop cal,Quick protect,Etc.,48,Program Architecture Initializ,4,、,LLC,数字控制介绍,输入电压：,85300Vac,输出电压：,5842Vdc,最大功率,: 1000W,频率范围：,150K360K,谐振频率：,220K,额定状态：,405Vpfc/53.5Vdc,49,4、LLC数字控制介绍输入电压：85300Vac49,50,50,51,51,52,52,利用高精度调频步进：,Ts=350kHz,Ts=200kHz,基本的调频步进：,Ts=350kHz,Ts=200kHz,53,利用高精度调频步进：53,54,54,55,55,PFC,调压方案：,原因：频率的变化导致器件应力变化较大，例如谐,振电感的电流，谐振电容的电压，变压器的励磁电流等，特别是磁性器件的设计比较困难。,目的：尽量提高效率和动态特性，全负载,ZVS,额定工作频率设计为谐振频率附近。,根据谐振电容、,Bmax,和磁损公式：,Vmax=58,，提高,PFC,电压，工作频率变大,谐振电容：与工作频率反比,变压器：磁芯温度和磁损与工作频率成反比,56,PFC调压方案：Vmax=58，提高PFC电压，工作频率变大,额定点（,53.5V,）谐振电感电流波形,低压（,42V,）谐振电感电流波形,1,、工作频率增大，谐振电感的电流波形会发生非正弦畸变 ，使流过谐,振电感的电流高频谐波含量迅速上升，谐振电感和主变的绕组交流损,耗增大，导致谐振电感在低压下的温度远高于额定工作点。,2,、数字控制发波频率的限制，导致低压轻载必须采用,PFM,和,PWM,两种控,制模式。会导致两个问题：,首先：,PWM,态区间存在增益非单调，给杂音的处理带来了很大的困难。,其次：,PWM,硬开关导致谐振电感热设计比较困难，特别是低压外特性！,涉及问题：,1,、掉电保持时间。,2,、调压方案与源动态,3,、满载调压若工作频率不变，比如输出电压变小，,Q,变大，会导致直流,增益偏小！,57,额定点（53.5V）谐振电感电流波形 低压（42V）谐振电感,End,！,Thanks,!,58,End！ Thanks!58,