ESD培训系列之静电敏感等级介绍

Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,34,ESD,基础培训,IPQC,系列培训之,制作：杨永亮 日期：,2011-7-27,目录,前沿,ESD,电子行业隐形杀手,静电阐述,静电定义,静电放电,人体能感知的静电,静电产生模式,分离带电,摩擦带电,感应带电,接触带电,静电放电模式,人体放电模式,机器放电模式,充电器件模式,静电来源于防护,静电的来源,静电敏感元器件,静电防护措施及原则,防静电基本要求,设备的,ESD,实验,SSD,料件的静电敏感等级测试,ESD,电子行业隐形杀手,在半导体，,FPD,，,PCB,板等电子行业中，我们经常会提及“静电”，因为它它会对我们的产品良率造成很大影响，并且是我们人体器官所感觉不到的，所以它常被我们称为隐形“杀手”。我们必须设法认识它，发现它，并且减小它对我们产品的影响！,静电现象举例:,1.,脱毛衣看到的火花或刺啦的声响,2.,接触容易产生静电的物体有电击感觉,3.,阴雨天空中闪电，雷鸣,4.,打印机吸附纸张的原理,静电阐述,静电定义,物质内都是包含有正、负两种电荷的，当这两种电荷相互牵引，达到平衡时，则物质不带有静电；而当两种电荷由于某些原因不平衡了，这时，物质就带上了静电。如下图：,正负电荷平衡 带负静电的区域,静电阐述,当元器件本身带有大量静电时，与导电材料相接触，使电荷快速转移，这样就会形成很大的放电电流，最终导致我们元器件被打坏。,静电阐述,如右图所示，此,IC Device,表面带有,2000V,的静电，如果与导电材料相接触，由于接触面积很小，,IC,本身的电阻也很小，静电电荷会快速移动，形成很大的放电电流，最终导致,IC Device,被打坏。我们称这种静电放电现象为,ESD,（,Electrostatic Discharge,）,静电放电。,导电材料,绝缘材料,-,-,-,-,2000v,静电阐述,二人体能感知的静电,以下几种由于静电所产生的情况能被人体所感知：,超过,2000V,的对人体放电现象,带静电物体对灰尘的吸附,由于静电放电造成的闪光,由于静电放电造成的声音,放电时间超过一秒的情况,静电产生模式,分离带电,不同物质对正、负电荷吸引能力各不相同，当两个不同材料的物体突然分离时，由于两者的这种吸引能力的差异，使吸引负电荷能力相对较强的物体吸引了对方物体上的负电荷，在分离面带上负的静电；同理，吸引正电荷能力较强的物体吸引对方物体上的正电荷，在分离表面带上正的静电。,+,+,+,+,事例,1,事例,2,接地,事例,3,绝缘体 A,绝缘体 A,绝缘体 A,绝缘体 B,绝缘体 B,导电体,导电体,当吸嘴吸起,IC,时，由于,IC,与,Wafer,分离使,IC,表面带上了大量得静电电压，如果不及时解决，在后面的步骤中碰到导电体，产生很大的放电电流，就会将,IC,打坏, , ,撕膜这一步骤不但在将,IC,插入,PCB,板的环节中存在，在做模组的环节中经常会遇到，如右图所示，这其实也是一个分离带电的过程，并且经常带有四、五千，甚至上万伏的静电电压，如果碰到导体放电，会严重损害我们的产品，同时还有静电吸附的危害。, ,摩擦带电,不同物质对正、负电荷吸引能力是各不相同的，当两个不同材料的物体相互摩擦时，正是由于这种吸引能力，使吸引正电荷能力相对较强的物体上的电子转移到了吸引负电荷能力较强的物体上，这样，就是前者带上了正的静电，后者带上了负的静电。,+,事例,1,+,+,事例,2,接地,事例,3,绝缘体 A,绝缘体 A,绝缘体 A,绝缘体 B,绝缘体 B,导电体,导电体,感应带电,当一个不带电的物体靠近带有静电的污染源时，表面会由于感应，带上相反极性的静电电压。,带电体,绝缘体A,高压源,导电体,靠近,/,远离,+,+,+,+ + + + + +,+ + + + + + +,+,+,+,电缆线或电极,事例,2,绝缘体A,绝缘体A,绝缘体B,绝缘体C,事例,1,事例,3,摩擦/分离带电,如右图所示，由于装有,Wafer,的容器是由绝缘材料制成的，当其表面由于分离、摩擦等原因带上静电以后，会使其内的,Wafer,由于感应，带上与容器表面静电电压相反极性的静电，当我们将其放入,DI,水中时，因为水是导电体，由于,Wafer,带有正极的静电，电荷会通过,DI,水形移动，也会损害,Wafer,。, , , , , , , ,带电体与绝缘体接触会物体进行静电充电，使物体带上静电。,静电放电模型,一、人体放电模型（,HBM,，,Human Body Model,）,1,）理论介绍：这个测试模型表示放电从人体的指尖传到器件上的导电管脚，该模型通过一个开关组件，将充了电的,100pF,电容器，在待测器件和与之相串联的一个,1500,电阻上放电。放电本身是有,210ns,上升时间，和大约,150ns,脉冲宽度的双重指数信号波形。使用,1500,串联电阻，意味着这个模型接近一个电流源。所有的器件都应该视为,HBM,敏感器件。,2,）电路图及示意图：,静电放电模型,二、机器放电模型（,MM,，,Machine Model,）,1,）理论介绍：机器模型的损害主要来源，是能量迅速地从一个带电的导体传输到器件的导电管脚。这个放电模型是,200pF,电容直接对,500nH,电感放电，没有串联电阻。由于缺乏限制电流的串联电阻器，这个模型接近一个电压源。在现实中这个模型代表了物体之间的迅速放电，譬如带电的电路板装置，带电的线缆或一个自动测试的传导手臂。放电本身是具有,58ns,上升时间和大约,80ns,周期的正弦衰减波形。,2,）电路图：,静电放电模型,三、充电器件模型（,CDM,，,Charged-Device Model,）,1,）理论介绍：带电器件模型损害的主要来源是能量从一个带电器件迅速的释放。静电放电完全与器件相关，但器件零电位面的相对距离，却能影响实际的失效水平。该模型假定，当带电器件的导电管脚与具有较低电位的导体平面接触时，会发生迅速的放电。信号波形的上升时间经常小于,200s,，整个放电过程可能发生在少于,2.0ns,的时间里。,2,）电路图：,静电的来源,工作场所中常见的静电产生物质或活动 ：,1.,工作桌面,一般的塑料、上腊、上漆。,2.,地 板,水泥地板、一般塑料地板。,3.,衣 服,人造纤维衣服、一般非导电鞋、抹布。,4.,椅 子,木材椅、塑料椅、玻璃纤维椅。,包装及运送,塑料袋、泡棉、保丽龙、塑料盒。,组装、加工、测试、修理,喷雾清洁剂、吸锡器、铬铁、刷子,塑料带、 热气、烤箱、 复写纸。,容易被静电损坏的零件,半导体组件,二极管、三极管、芯,薄膜电阻,混合电路器件,晶体,静电防护, 设计的静电防护,(,治本方法,),芯片设计，电路设计，元器件的选择,本方法乃是静电防护最好的办法，但在设计半导体的抗静电电路时，必须考虑到电路产生热的影响、反应时间、 最大电压、能量传导、 寄生电容等等因子，故并非随心所欲可以办到。因此静电防护仍必须靠一些治标的方法。,制程静电防护, 静电防护的基本原则,1.,避免静电产生,(A),潮湿法,(Moisturing),水气本身会有导电现象，故可降低绝绿体表面电阻，达到静电防护目的,(B),抗静电涂布法,(Anti-Static Coating) ,有部份溶液可喷洒于料件表面降低表面电阻，达到静电防护的目的。但此种涂层，日久会脱落而渐渐失去其效果，故必须考虑其有效期。,(C),内部静电剂法,(Imbeded Anti-Static Agent) ,这是在材料中加入具有导电性或吸湿性的物质，使其外层具有轻微导电性。此方法可以不必考虑,2.,疏导或中和所产生之静电,(A),疏导法,(Bleed-Off),典型的疏导法就是配带静电环,(Wrist Strap),，是将人体产生之静电电荷，藉由导线将所产生之电荷传导出去。通常静电环中会接一,1M,之接地电阻，以保护人员工作之安全,.,(B),中和法,(Neutralization),利用静电消除器,(Ionizer),来释出正、负离子以中和消除静电效应。,3.,摒蔽静电场,此种方法乃利用,Farady Cage,之原理使静电场被摒蔽在容器之外围。左图是,5KV,电场下各种容器内测得的静电场，,防静电现场基本要求,物料存储防静电原物料仓库存放，制程工序存放，产品维护工站存放,制程防静电区域警示线提示ESD工作区域, 距离约1米处用绿色线标识。,工作现场防静电桌面有静电防护，人员防静电防护，防静电设备的定时检测,ANSI/ESD STM5.1-2007介绍,美国国家标准,ANSI/ESD STM5.1,是国际通用的组件,HBM,模型静电放电敏感度测试标准。,一、,HBM,模型静电放电敏感度等级分类：,等级,阀值电压,(V),0,250V,1A,250,500),1B,500,1000),1C,1000,2000),2,2000,4000),3A,4000,8000),3B,8000,二、必须的设备,1,）人体模型静电放电测试器,ESD,测试设备是一个符合标准要求的组合设备。,2,）波形验证设备,设备能够验证本标准中脉冲波形，包括：一个示波器、二个评估负载、和一个电流传感器。,ANSI/ESD STM5.1-2007介绍,三、设备和波形要求,6.1,设备校准,按照国家标准对全部的测试设备作校准，包括示波器、电流传感器和高压电阻负载，最大的校准间隔时间为一年。,6.2,测试器审查和再审查,HBM ESD,测试器的最初审查，应该按照交货或第一次使用时的标准进行审查。,HBM ESD,测试器的再审查，应该按照制造者的建议执行，再审查测试的最大间隔时间是一年。,PS,：修理或者维护之后可能影响波形,此时需要对测试仪器作校正。,6.3,测试器波形记录,新设备在最初审查时，需要对正、负极性的波形作记录,ANSI/ESD STM5.1-2007介绍,四、零件敏感等级测试要求和程序,1,）静电敏感等级测试要求,A.,测试之前、之中、之后始终对,DUT,采取完全的,ESD,防护措施,B.,使用短路线在,1000V,或测试电压下对波形的完整性进行验证,C.,测试,DUT,在运转和非运转状态下的电性能参数,D.,确定所有可能的管脚组合，随,DUT,不同而不同，取决于同样名称的电源管脚的组合。,2,）静电敏感等级测试程序,A.,最少抽取,3,个测试样品，测定它们在运转和非运转状态下的电性能参数。,B.,确定测试起始电压与初始的管脚组合,C.,对组件施加一个正的和负的电流脉冲，脉冲之间允许最小为,0.3,秒的间隔，然后对所有其它的管脚组合重复这一过程。,D.,在室温下测试组件在运转与非运转状态下的电性能参数，如果,3,个组件的电性能参数均符合规格，则使用静电敏感等级中更高一级的电压重复以上测试步骤。,E.,如果有组件失效，则使用,3,个新的组件，使用一个较低的电压重做敏感度测试。如果此组件仍然失效，再减小测试电压级别作测试，直到测试电压为,250V,。,ANSI/ESD STM5.1-2007介绍,五、失效判定标准,被测试的组件不符合规定的电性能参数。,典型的,IC,零件示意图：,1.,对任意一个,I/O,管脚的可能的测试组合：,ANSI/ESD STM5.1-2007介绍,a.PS-,模式,:VSS,脚接地，正的,ESD,电压出现在该,I/O,脚对,VSS,脚放电，此时,VDD,与其它脚皆浮接；,b.NS-,模式,:VSS,脚接地，负的,ESD,电压出现在该,I/O,脚对,VSS,脚放电，此时,VDD,与其它脚皆浮接；,c.PD-,模式,:VDD,脚接地，正的,ESD,电压出现在该,I/O,脚对,VDD,脚放电，此时,VSS,与其它脚皆浮接；,d.ND-,模式,:VDD,脚接地，负的,ESD,电压出现在该,I/O,脚对,VDD,脚放电，此时,VDD,与其它脚浮接。,2.pin-to-pin放电可能的测试组合,a.Positive-模式:正的ESD电压出现在某一I/O 脚， 此时所有其它I/O 脚皆一起接地，但所有的VDD脚 与VSS脚皆浮接；,b.Negative-,模式,:,负的,ESD,电压出现在某一,I/O,脚， 此时所有其它,I/O,脚皆一起接地，但所有的,VDD,脚 与,VSS,脚皆浮接。,ANSI/ESD STM5.1-2007介绍,3.VDD-to-VSS的可能放电模式,a.Positive-模式:正的ESD电压出现在VDD脚， 此时VSS脚接地， 但所有I/O 脚皆浮接；,b.Negative-,模式,:,负的,ESD,电压出现在,VDD,脚， 此时,VSS,脚接地， 但所有,I/O,脚皆浮接。,静电放电故障判断,常见的有下述三种方法 ：,绝对漏电流：当,IC,被,ESD,测试后，其,I/O,脚的 漏电流超过,1A(,或,10A),。漏电流会随所施加的偏压大小增加而增加,.,相对,I-V,漂移：当,IC,被,ESD,测试后，,IC,内部的,I-V,特性曲线漂移量在,30%,。,功能观测法,:,先把功能正常且符合规格之,IC,的每一支管脚依测试组合打上,ESD,测试电压，再 拿去测试其功能是否仍符合原来的规格。,对同一,IC,而言，用不同的故障判定准则，可能会有不同的静电敏感等级，因此,ESD,敏感等级要在有注明其故障判定准则条件之下，才显得有意义！,ANSI/ESD STM5.1-2007介绍,测试次数计算：,假设一颗,40pin,的,IC (38,支,I/O,，,1,支,VDD,，,1,支,VSS),，其人体放电模式,(HBM),自,1400V,测到,2000V,， 每次,ESD,电压增加量为,100V,的情形下，所要测试的次数：,每一测试脚在变化,ESD,电压之下的,Zap,次数,= (2000-1400)/ 100+ 1=7,次；,每一支,I/O,管脚的测试组合,= 4,种，,38,支,I/O,管脚的总测试次数,=38,支,4,种,7,次,= 1064,次；,Pin-to-Pin 静电放电测试之次数=38支2种7次=532次；,VDD-to-VSS,静电放电测试之次数,=1,支,2,种,7=14,次；,故该,40,脚位,IC,的,ESD(14002000V),总测试次数,=1610,次。,由上述的简单估算可知，一具有,40,脚位的,IC,，只从,1400V,测到,2000V,，每一次电压调升,100V,，则要,1610,次的,ESD,放电测试。以上所谈的,ESD,测试次数是指,HBM,测试，若该,IC,也要做,MM,以及,CDM,的,ESD,测试，则还要再加上,MM,及,CDM,的,ESD,测试次数。,ANSI/ESD STM5.1-2007介绍,测试结果的判读：假设下表为某一个,IC,的静电敏感等级测试数据。,管脚组合,PD,模式,ND,模式,PS,模式,NS,模式,1,2000,-800,500,OK,2,2500,-1000,500,OK,3,1750,-500,500,OK,4,VDD,VDD,VDD,VDD,5,7250,OK,7000,OK,6,7000,OK,7000,OK,7,4250,-500,4000,-5750,8,5000,-250,4500,-3000,9,3000,OK,4500,-7000,10,7500,OK,OK,OK,11,7250,OK,7250,OK,12,2000,-1000,500,OK,13,2250,-750,500,OK,14,2250,OK,750,OK,15,6500,-750,500,OK,16,1500,OK,500,OK,17,VSS,VSS,VSS,VSS,ANSI/ESD STM5.1-2007介绍,测试脚4是VDD，测 试脚17是VSS，其它为输入或输出脚。表中“OK”表示其ESD耐压超过8KV以上。对I/O脚有四种测试模式，先看第7脚，其ESD耐压分别为4250V(PD-模式)，-500V(ND-模式)，4000V(PS-模式)，以及 -5750V(NS-模式)，此第7脚的静电放电故障临界电压(ESD failure threshold)定义为其四种测试模式下的最低值，即此第7脚的ESD failure threshold为500V。再看第11脚，其ESD耐压分别为7250(PD-模式)，超过8000V(ND-模式)，7250(PS-模式)，以及超过8000V(NS-模式)，此第11脚的ESD failure threshold为7250V。依此类推，每一脚都有其ESD failure threshold。而此颗IC的ESD failure threshold定义为所有IC脚中ESD failure threshold最小的那个电压值，因此，该颗IC的ESD failure threshold仅为500V。在一批相同的IC中，要随机取样一些IC做ESD耐压测试，在每样测试中所挑 选的IC数目至少大于3颗。在这些ESD耐压测试的IC中，每一颗都可找出该颗IC的ESD failure threshold，可能每一颗之间的ESD failure threshold都不太相同，这时我们定义其中最低的ESD failure threshold为该批IC的ESD failure threshold。,防静电材料物品时效性检验,防静电材料物品技术性能与管理检查项目,:,THE END,！,