逻辑门及555定时器应用

1.集成逻辑门及其基本应用集成逻辑门及其基本应用2.555定时器及其基本应用定时器及其基本应用3.多路智力竞赛抢答器电路设计多路智力竞赛抢答器电路设计数字逻辑电路应用设计数字逻辑电路应用设计之一之一集成逻辑门及其基本应用集成逻辑门及其基本应用 学习要求 z掌握TTL、CMOS与非门电路主要参数的测试方法及OC门、TS门的“线与”功能；z设计与安装测试逻辑门参数的实验电路，并进行参数测试；z学会运用集成逻辑门设计报警、延时等功能电路。一、一、TTL门电路的主要参数及使用规划门电路的主要参数及使用规划 1.TTL与非门电路的主要参数 静态功耗PD 指与非门空载时电源总电流ICC与电源电压VCC的乘积，即 PD=ICC VCC (2-3-1)式中，ICC为与非门的所有输入端悬空、输出端空载 时，电 源 提 供 的 电 流。一 般ICC10mA，PD50mW。输出高电平VOH 指与非门有一个以上的输入端接地时的输出电平值。一般VOH3.5V，称为逻辑“1”。输出低电平VOL 指与非门全部输入端为高电平时的输出电平值。一般VOL0.4V，称为逻辑“0”。扇出系数NO 为与非门在输出为低电平VOL时，能够驱 动 同 类 门 的 最 大 数 目。测 试 时，NO可 由 下 式 计 算：NO=IOL/IIS (2-3-2)式中，IIS为输入短路电流，是指一个输入端接地、其余输入端悬空、输出端空载时，从接地输入端流出的电流。一般IIS1.6mA；IOL为输出端为低电平时允许灌入的最大电流，一般IOL16mA。z 平平均均传输延延迟时间tpd 是是表表征征器器件件开开关关速速度度的的参参数数。当当与与非非门门的的输输入入为为一一方方波波时时，其其输输出出波波形形的的上上升升沿沿和和下下降降沿沿均均有有一一定定的的延延迟迟时时间间，设设上上升升沿沿延延迟迟时时间间为为tPLH，下下降降沿沿延延迟迟时时间间为为tPHL，则则平平均均传传输输延延迟迟时时间间tpd可可用用式式(2-3-3)表示。表示。tpd的数值很小，一般为几纳秒至几十纳秒。的数值很小，一般为几纳秒至几十纳秒。tpd=(tPLH+tPHL)/2 (2-3-3)直直流流噪噪声声容容限限VNH和和VNL 指指输输入入端端所所允允许许的的输输入入电电压压变变化的极限范围。输入端为高电平状态时的噪声容限化的极限范围。输入端为高电平状态时的噪声容限 VNH=VOH minVIH min(2-3-4)输入端为低电平状态时的噪声容限输入端为低电平状态时的噪声容限 VNL=VIL maxVOL max(2-3-5)通常通常VOH min=2.4V，VIH min=2.0V，VIL max=0.8V，VO max=0.4V，所以所以VNH和和VNL一般约为一般约为400mV。2.TTL器件的使用规则器件的使用规则z 电源源电压+VCC 只只允允许许在在+5V10%范范围围内内，超超过过该该范范围可能会损坏器件或使逻辑功能混乱。围可能会损坏器件或使逻辑功能混乱。z 电源源滤波波 TTL器器件件的的高高速速切切换换，会会产产生生电电流流跳跳变变，其其幅幅度度约约4mA5mA。该该电电流流在在公公共共走走线线上上的的压压降降会会引引起起噪噪声声干干扰扰，因因此此，要要尽尽量量缩缩短短地地线线以以减减小小干干扰扰。可可在在电电源源 端端 并并 接接 1个个 100 F的的 电电 容容 作作 为为 低低 频频 滤滤 波波 及及 1个个0.01 F0.1 F的电容作为高频滤波。的电容作为高频滤波。z输出出端端的的连接接 不不允允许许输输出出端端直直接接接接+5V或或接接地地。对对于于100pF以以上上的的容容性性负负载载，应应串串接接几几百百欧欧姆姆的的限限流流电电阻阻，否否则则会会导导致致器器件件损损坏坏。除除集集电电极极开开路路(OC)门门和和三三态态(TS)门门外外，其其它它门门电电路路的的输输出出端端不不允允许许并并联联使使用用，否否则则，会会引起逻辑混乱或损坏器件。引起逻辑混乱或损坏器件。z 输入端的入端的连接接 输入端可以串入输入端可以串入1只只1k 10k 电电阻与电源连接或直接接电源电压阻与电源连接或直接接电源电压+VCC来获得高电来获得高电平输入。直接接地为低电平输入。或门、或非门平输入。直接接地为低电平输入。或门、或非门等等TTL电路的多余的输入端不能悬空，只能接地，电路的多余的输入端不能悬空，只能接地，与门、与非门等与门、与非门等TTL电路的多余输入端可以悬空电路的多余输入端可以悬空(相当于接高电平相当于接高电平)，但因悬空时对地呈现的阻抗，但因悬空时对地呈现的阻抗很高，容易受到外界干扰，所以可将它们直接接很高，容易受到外界干扰，所以可将它们直接接电源电压电源电压+VCC或与其它输入端并联使用，以增加或与其它输入端并联使用，以增加电路的可靠性，但与其它输入端并联时，从信号电路的可靠性，但与其它输入端并联时，从信号获取的电流将增加。获取的电流将增加。二、二、CMOS门电路的主要参数及使用规则门电路的主要参数及使用规则 1.CMOS与非门电路的主要参数与非门电路的主要参数 电源源电压+VDD CMOS门门电电路路的的电电源源电电压压+VDD的的范范围围较较宽宽，一一般般在在+5V+15V范范围围内内均均可可正正常常工工作作，并并允允许波动许波动10%。静静态功功耗耗PD CMOS的的PD与与工工作作电电源源电电压压+VDD的的高高低低有有关关，但但与与TTL器器件件相相比比，PD的的大大小小则则显显得得微微不不足足道道(约在微瓦量级约在微瓦量级)。输出高出高电平平VOH VOHVDD0.5V为逻辑为逻辑“1”。z 输出低电平输出低电平VOL VOLVSS+0.5V为逻辑为逻辑“0”(VSS=0V)。z 扇扇出出系系数数NO CMOS电电路路具具有有极极高高的的输输入入阻阻抗抗，极极小小的的输输入入短短路路电电流流IIS，一一般般IIS0.1 A。输输出出端端灌灌入入电电流流IOL比比TTL电电路路的的小小很很多多，在在+5V电电源源电电压压下下，一一般般IOL500 A。但但是是，如如果果以以这这个个电电流流来来驱驱动动同同类类门门电电路路，其其扇扇出出系系数数将将非非常常大大。因因此此，在在工工作作频频率率较较低低时时，扇扇出出系系数数不不受受限限制制。但但在在高高频频工工作作时时，由由于于后后级级门门的的输输入入电电容容成成为为主主要要负负载载，扇扇出出系系数数将将受受到限制，一般到限制，一般NO=1020。z平平均均传输延延迟时间tpd CMOS电电路路的的平平均均传传输输延延迟迟时时间比间比TTL电路的长得多，通常电路的长得多，通常tpd 200ns。z直直流流噪噪声声容容限限VNH和和VNL CMOS器器件件的的噪噪声声容容限限通通常常以以电电源源电电压压+VDD的的30%来来估估算算，当当+VDD=+5V时时，VNH VNL=1.5V，可可见见CMOS器器件件的的噪噪声声容容限限比比TTL电电路路的的要要大大得得多多，因因此此，抗抗干干扰扰能能力力也也强强得得多多。提提高高电电源源电电压压+VDD是是提提高高CMOS器器件件抗抗干干扰扰能能力的有效措施。力的有效措施。2.CMOS器件的使用规则器件的使用规则 z电源源电压 电电源源电电压压不不能能接接反反，规规定定+VDD接接电电源源正正极极，VSS接电源负极接电源负极(通常接地通常接地)。z输出出端端的的连接接 输输出出端端不不允允许许直直接接接接+VDD或或地地，除除三三态门外，不允许两个器件的输出端连接使用。态门外，不允许两个器件的输出端连接使用。z输入端的入端的连接接 输入端的信号电压输入端的信号电压Vi应为应为VSSViVDD，超出该范围会损坏器件内部的保护二超出该范围会损坏器件内部的保护二极管或绝缘栅级，可在输入端串接一只限流电阻极管或绝缘栅级，可在输入端串接一只限流电阻(10k 100k)。所有多余的输出端不能悬空，应按所有多余的输出端不能悬空，应按照逻辑要求直接接照逻辑要求直接接+VDD或或VSS(地地)。工作速度不高时。工作速度不高时允许输入端并联使用。允许输入端并联使用。z其它其它 测试测试CMOS电路时，应先加电源电电路时，应先加电源电压压+VDD，后加输入信号后加输入信号；关机时应先切断关机时应先切断输入信号，后断开电源电压输入信号，后断开电源电压+VDD；所有测所有测试仪器的外壳必须良好接地。试仪器的外壳必须良好接地。CMOS电电路具有很高的输入阻抗，易受外界干扰、路具有很高的输入阻抗，易受外界干扰、冲击和出现静态击穿，故应存放在导电容冲击和出现静态击穿，故应存放在导电容器内器内；焊接时电烙铁外壳必须接地良好，焊接时电烙铁外壳必须接地良好，必要时可以拔下烙铁电源，利用余热焊接。必要时可以拔下烙铁电源，利用余热焊接。三、集成逻辑门的基本应用三、集成逻辑门的基本应用 按照逻辑功能可以将集成逻辑门分为按照逻辑功能可以将集成逻辑门分为反相器反相器、与非门与非门、集电极开路集电极开路(简称简称OC)与非门与非门、或非或非门门、缓冲缓冲/驱动器驱动器、组合逻辑门组合逻辑门及及具有三态输具有三态输出的逻辑门出的逻辑门等。等。1.门电路构成的时钟源门电路构成的时钟源(a)TTL门电路构成的脉冲时钟源门电路构成的脉冲时钟源 Ro为门电路内为门电路内部等效电阻，一部等效电阻，一般为几百欧姆。般为几百欧姆。输出频率可从几输出频率可从几赫兹至几兆赫兹赫兹至几兆赫兹变化，改变电容变化，改变电容C实现频率粗调，实现频率粗调，调节调节RP实现频率实现频率细调。细调。1D2D3D4D0 01 10 00 00 01 11 11 11 11 10 00 0工作原理工作原理：初始态，设：初始态，设1D输入为输入为0，则各，则各D的两的两端电压如图所示，此时端电压如图所示，此时C充电，左端电压达到充电，左端电压达到UOH时，时，1D输入为输入为1，电容，电容C反向充电，左端电压达反向充电，左端电压达到到UOL时，时，1D输入为输入为0，电路工作情况重复。产，电路工作情况重复。产生方波如上图。生方波如上图。晶体管晶体管T接成射极跟随器，可使输出级与前级隔接成射极跟随器，可使输出级与前级隔离，电位器电阻离，电位器电阻RP变化几十千欧也不会影响电路的工变化几十千欧也不会影响电路的工作状态。因此，该电路具有输出频率范围宽、输出波作状态。因此，该电路具有输出频率范围宽、输出波形好、带负载能力强的优点。形好、带负载能力强的优点。2.门电路构成的触发器门电路构成的触发器 用门电路可以构用门电路可以构成成RS触发器、单稳触发器、单稳态触发器等，右图态触发器等，右图为为基本基本RS触发器触发器。它具有复位它具有复位(清清“0”)和置位和置位(置置“1”)的功能，的功能，开关开关S置于置于1时时Q=0，S置于置于2时时Q=1，而且开关而且开关S的切换不会的切换不会引起引起Q端的抖动，因此，该电路常用作去抖动开关电路。端的抖动，因此，该电路常用作去抖动开关电路。右右图为由基本图为由基本RS触触发器构成的单稳态触发电发器构成的单稳态触发电路，可用作常明灯的控制路，可用作常明灯的控制电路或报警电路。电路或报警电路。工作原理：工作原理：在触发脉冲没有来到时，在触发脉冲没有来到时，R=1，S=0，Q=1，发光二极管发光二极管D亮，电容亮，电容Ct经经Rt充电，直到充电，直到S=1。Q仍维持仍维持1不变，不变，D始终保持亮，故称常明灯。如始终保持亮，故称常明灯。如果负脉冲来到，果负脉冲来到，R=0，S=1，则，则D灭灭,电容电容Ct放电，直放电，直到到S=0。当。当R=1，S=0时，时，D又恢复亮状态。灯灭的又恢复亮状态。灯灭的时间时间t=0.7RtCt。4.集电极开路集电极开路(OC)门和三态门和三态(TS)门的应用门的应用 集电极开路集电极开路(OC)与非门和三态与非门和三态(TS)输出门都输出门都具有具有“线与线与”的功能，即它们的输出端可以直接相的功能，即它们的输出端可以直接相连。连。对于集电极开路的与非门，因其输出端是悬空对于集电极开路的与非门，因其输出端是悬空的，使用时的，使用时一定要在输出端与电源之间接一电阻一定要在输出端与电源之间接一电阻RL，其值根据应用条件决定。其值根据应用条件决定。右右 图图 为为 n个个OC门门“线线与与”驱驱动动TTL门门电电路路的的情情况况。分分析析表表明明，外外接接电电阻阻RL的的最最大大值值RL max和和最最小小值值RL min的的表表达式达式n个个OC门线与门线与式中，式中，VOH min=2.4V，IOH=100 A，IIH=50 A VOL max=0.4V，IOL=8mA，IIL=0.4mA，m为负载为负载门输入端总个数。门输入端总个数。用用OC与非门实现与非门实现“与或非与或非”逻辑功能比采用普通逻辑功能比采用普通与非门要经济得多，与非门要经济得多，图图2.3.5 一级一级OC门代替三级门代替三级“与非门与非门”(a)(b)(a)三级三级“与非门与非门”(b)一级一级OC门门 用一级用一级OC门可代替三级与非门，不仅器件少而且门可代替三级与非门，不仅器件少而且速度大大提高。一般取速度大大提高。一般取RL minRLRL max。三态三态(TS)输出与非门与普输出与非门与普通与非门电路不同之处在于通与非门电路不同之处在于多了一个控制端多了一个控制端(又称禁止端又称禁止端或或使能端使能端EN)，如图如图2.3.6所所示。当控制端为高电平时，示。当控制端为高电平时，输出端断开，呈现高阻状态，输出端断开，呈现高阻状态，或称或称“悬挂悬挂”。当控制端为低。当控制端为低电平时，输出等于输入。将电平时，输出等于输入。将三态缓冲驱动器的输出端直三态缓冲驱动器的输出端直接并联到一条公共总线上，接并联到一条公共总线上，当它们的控制端当它们的控制端C轮流为低轮流为低电平时，可将各组数据轮流电平时，可将各组数据轮流地传送到总线上。地传送到总线上。三态门用于数据传输三态门用于数据传输 集成电路定时器集成电路定时器555及其基本应用及其基本应用 学习要求 z掌握集成电路定时器555构成的单稳态触发器、自激多谐振荡器及施密特触发器的工作原理与应用电路的设计方法。z熟练安装与测试各实验电路，独立完成所布置的实验设计与制作任务。一、555的内部结构及性能特点的内部结构及性能特点 z555定时器的电压范围较宽，在+3V+18V范围内均能正常工作，其输出电压的低电平VoL0，高电平VOH+VCC，可与其它数字集成电路(CMOS、TTL等)兼容，而且其输出电流可达到100mA，能直接驱动继电器。z555的输入阻抗极高，输入电流仅为0.1A，用作定时器时，定时时间长而且稳定。z555的静态电流较小，一般为80A左右。三极管T起开关控制作用 A1为反相比较器 A2为同相比较器 比较器的基准电压由电源电压+VCC及内部电阻的分压比决定 RS触发器具有复位控制功能，可控制T的导通与截止 二、二、555组成的基本电路及应用组成的基本电路及应用 单稳态触发器及其应用多谐振荡器及其应用 RS触发器和施密特触发器的应用1.单稳态触发器及其应用单稳态触发器及其应用 接通电源设T截止+VCC通过R向C充电 当vC上升到（2/3）VCC时反相比较器A1翻转,输出低电平 RS触发器复位,输出端vo为“0”则三极管T导通，C经T迅速放电，输出端为零保持不变 如果负跳变触发脉冲vi由端输入 当vi下降到VCC/3时同相比较器A2翻转，输出低电平 RS触发器置位,输出端vo为“1”,则三极管T截止 电源+VCC经R再次向C充电,以后重复上述过程 1.单稳态触发器及其应用单稳态触发器及其应用工作波形如图所示,其中,Vi为输入触发脉冲,VC为电容C两端的电压,Vo为输出脉冲,tp为延时脉冲的宽度,分析表明:tp=RCln31.1RC 触发脉冲的周期T应大于tp才能保证每个负脉冲起作用(1)触摸开关电路触摸开关电路 无触发脉冲输入时，555的输出vo为“0”，发光二极管D不亮 当用手触摸金属片M时,相当于端输入一负脉冲,555的内部比较器A2翻转,使输出vo变为高电平“1”,发光二极管亮,直至电容C上的电压充到VC=2VCC/3为止 C1为高频滤波电容，以保持VCC的基准电压稳定，一般取0.01F C2用来滤除电源电流跳变引入的高频干扰，一般取0.01F0.1F 触摸开关电路可以用于触摸报警、触摸报时、触摸控制等。电路输出信号的高低电平与数字逻辑电平兼容(2)分频电路分频电路 设输入信号vi为一列脉冲串，第一个负脉冲触发2端后，输出vo变为高电平，电容C开始充电如果RCTi，由于vC未达到VCC，vo将一直保持为高电平，T截止。这段时间内，输入负脉冲不起作用当vC达到2VCC/3时，输出vo很快变为低电平，下一个负脉冲来到，输出又上跳为高电平，电容C又开始充电,如此周而复始输出脉冲的延迟时间 tp=1.1RC输出脉冲的周期 To=N Ti分频系数N主要由延迟时间tp决定，由于RC时间常数可以取得很大，故可获得很大的分频系数2.多谐振荡器及其应用多谐振荡器及其应用 接通电源，设三极管T截止+VCC经外接电阻R1、R2向电容C充电当C上的电压vC上升到2VCC/3时，比较器A1翻转输出低电平，RS触发器复位，输出vo为“0”，则三极管T导通C经R2和T放电，当vC下降到VCC/3时，比较器A2翻转输出低电平，RS触发器置位，输出vo变为“1”，T又截止，C又开始充电电 容 C的 放 电 时 间t1与 充 电 时 间t2分 别 为 t1=R2Cln20.7R2C t2=(R1+R2)Cln20.7(R1+R2)C 输出脉冲的频率(1)时钟脉冲发生器时钟脉冲发生器 555组成的多谐振荡器可以用作各种时钟脉冲发生器，如图所示为脉冲频率可调的矩形脉冲发生器 改变电容C可获得超长时间的低频脉冲 调节电位器RP可得到任意频率的脉冲如秒脉冲，1kHz、10kHz等标准脉冲 由于电容C的充放电回路时间常数不相等，所以所示电路的输出波形为矩形脉冲，矩形脉冲的占空比随频率的变化而变化 (1)时钟脉冲发生器时钟脉冲发生器占空比可调的时钟脉冲发生器 接入两只二极管D1、D2后，电容C的充放电回路分开放电回路为D2、RB、内部三极管T及电容C，放电时间 t10.7RBC 充电回路为RA、D1、C，充电时间 t20.7RAC输出脉冲的频率 调节电位器RP可以改变输出脉冲的占空比,但频率不变。如果使RA=RB,则可获得对称方波 (2)通断检测器通断检测器 若探头A、B接通，则电路为一多谐振荡器，输出脉冲经扬声器发声 如果A、B断开，则电路不产生振荡，扬声器无声 声音的高低由R1、R2、C决定。由式(2-5-6)可以计算该电路的工作频率 通断检测器电路的应用十分广泛，如检测电路的通断、水位报警等(3)手控蜂鸣器手控蜂鸣器 该电路可以用作电子门铃、医院病床用呼叫等 电路的振荡是通过控制555的复位端实现的 按下S，端接高电平,电路产生振荡输出音频信号，扬声器发声 松开S后，电容C3通过R3放电，直到复位端变为低电平时电路停振 R3、C3为延时电路，改变它们的值可以改变延迟时间 3.RS触发器和施密特触发器的应用触发器和施密特触发器的应用 基本RS触发器R端为正脉冲触发(S端的电平高于VCC/3)时，当R端电平达到2Vcc/3时555输出为低电平,即vo为“0”,称为复位 当S端为负脉冲触发，(R端的电平高于2VCC/3)S端电平达到Vcc/3时 555输出为高电平,即vo为“1”,称为置位 3.RS触发器和施密特触发器的应用触发器和施密特触发器的应用若将R，S相连接，则可构成施密特触发器 2VCC/3称为施密特触发器的正向阈值电压,VCC/3称为施密特触发器的负向阈值电压,两者的差值称为滞后电压 正向阈值电压可以通过外加电压进行改变，如图中脚接一可调节的直流电压VCO，则可改变滞后电压大小，从而实现对被测信号的电平检测 3.RS触发器和施密特触发器的应用触发器和施密特触发器的应用逻辑电平测试电路,其工作方式与施密特触发器相同 调节电位器RP可以改变正向阈值电压，即逻辑电平的门限电压 当vi的电平高于门限电压时,红色发光二极管亮 当vi的电平低于门限电压时,绿色发光二极管亮 该测试电路可用于TTL、CMOS等逻辑电路的测试，被测信号的频率不得超过25Hz，否则观察效果不明显 设计任务设计任务z集成逻辑门集成逻辑门 P46 2.3.4z555应用电路设计应用电路设计 P60 2.5.1 2.5.4 实验与思考题实验与思考题 z利用555组成的单稳态触发器，设计以下电路，并进行实验调整与制作。y触摸控制灯 要求手触摸金属片(或导线)时，床头小电珠亮10s，作为晚上看手表时间用y分频器 设时钟脉冲的频率为1kHz，要求输出脉冲的频率为10Hz y倍频器 设时钟脉冲的频率为500Hz，要求输出脉冲的频率为1kHz z利用555组成的多谐振荡器，设计以下电路，并进行实验。y晶体管测试器 插上被测晶体管，发声，说明晶体管是好的。声音越大，值越高。若无声，说明晶体管已坏。要求能够测试PNP型与NPN型的晶体三极管 y运算放大器测试器 设被测运放为A741。如果A741是好的，则两只发光二极管轮流导通发光；如果发光二极管不亮，说明A741已损坏 y时钟信号发生器 要求具有标准秒脉冲输出及1kHz、20Hz20kHz内任意频率的信号，且脉冲信号的占空比可调 z报警电路：水位报警、超速报警、防盗报警。报警用的检测器根据用途自行选定。z利用555组成的施密特触发器实现波形变换，将三角波变成方波。7.1 多路智力竞赛抢答器设计多路智力竞赛抢答器设计7.1.1 抢答器的功能要求抢答器的功能要求1.基本功能基本功能1)设计一个智力竞赛抢答器，可同时供设计一个智力竞赛抢答器，可同时供8人或人或8队参加比赛，它队参加比赛，它们的编号分别是们的编号分别是0，1，2，3，4，5，6，7，各用一个抢答按，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是钮，按钮的编号与选手的编号相对应，分别是S0,S1,S2,S3,S4,S5,S6,S7.2)给节目主持人设置一个控制开关，用来控制系统的清零（编给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。号显示数码管灭灯）和抢答的开始。3)抢答器具有数据锁存和显示的功能，抢答开始后，若有选手抢答器具有数据锁存和显示的功能，抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在按动抢答按钮，编号立即锁存，并在LED数码管上显示出选数码管上显示出选手的编号，同时扬声器给出音响提示。此外要封锁输入电路，手的编号，同时扬声器给出音响提示。此外要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。将系统清零为止。2.扩展功能扩展功能1）抢答器具有定时抢答的功能，且一次抢答的时间可由主持）抢答器具有定时抢答的功能，且一次抢答的时间可由主持人设定（如人设定（如30s)。当节目主持人按下。当节目主持人按下“开始开始”按钮后，要求定时按钮后，要求定时器立即开始倒计时，并在显示器上显示，同时扬声器发出短器立即开始倒计时，并在显示器上显示，同时扬声器发出短暂的声响，声响持续时间暂的声响，声响持续时间0.5秒左右。秒左右。2）参赛选手在设定的时间内抢答，抢答有效，定时器停止工）参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器显示选手的编号和抢答时刻的时间，并保持到主作，显示器显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。持人将系统清零为止。3）如果定时抢答的时间已到，却没有选手抢答，则本次抢答）如果定时抢答的时间已到，却没有选手抢答，则本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示答，时间显示器上显示“00”。抢答按钮抢答按钮优先编码电优先编码电路路锁存器锁存器译码电路译码电路显示电路显示电路主持人主持人控制开关控制开关秒脉冲秒脉冲产生电路产生电路控制电路控制电路定时电路定时电路报警电路报警电路译码电路译码电路显示电路显示电路主主体体电电路路扩扩展展电电路路图图7.1.1 抢答器的组成框图抢答器的组成框图7.1.2 抢答器的组成框图抢答器的组成框图7.1.3 电路设计电路设计1.抢答电路设计抢答电路设计抢答电路的功能有两个：一是能分辨选手按按钮的先后，并抢答电路的功能有两个：一是能分辨选手按按钮的先后，并锁存优先抢答者的编号，供译码显示电路用；二是要使其他锁存优先抢答者的编号，供译码显示电路用；二是要使其他选手的按钮操作无效。选用优先编码器选手的按钮操作无效。选用优先编码器74LS148和和RS锁存器锁存器74LS279可以完成上述功能，其电路组成如图可以完成上述功能，其电路组成如图7.1.2所示所示优先编码器电路优先编码器电路清零及开始开关清零及开始开关锁存、译码电路显示锁存、译码电路显示7448译码显示电路译码显示电路