资源描述
4.1单片机扩展概述单片机扩展概述4.2 存储器扩展存储器扩展4.3 并行并行I/OI/O口扩展口扩展第4 4章 单片机系统的扩展第第章章汇汇编编语语言言程程序序设设计计.14.1单片机扩展概述单片机扩展概述使单片机能运行的最少器件构成的系统,就是使单片机能运行的最少器件构成的系统,就是最小系统。最小系统。复习复习两点两点u计算机三大组成:计算机三大组成:CPU、存储器、存储器(RAM、ROM)、)、I/O口(外设)口(外设)8031:CPU、RAM内内、P0-P3口口8051:CPU、RAM内内/ROM内内、P0-P3口口(8751)u单片机结构单片机结构无无ROM芯片芯片:8031必须扩展必须扩展ROM;有有ROM芯片芯片:8051等,不必扩展等,不必扩展ROM。一、单片机最小系统一、单片机最小系统8051、8751单片机本身就是一个最简单的最小应用系统单片机本身就是一个最简单的最小应用系统.2ROM8031锁锁存存器器8031最常用的三片最小应用系统最常用的三片最小应用系统.3二、扩展使用的三总线二、扩展使用的三总线l地址总线:P0低8位lP2高8位l数据总线:P0l控制总线:RD、WR、ALE、PSEN(读、写、地址锁存允许、外程序存储器读读选通)P2540由MOVX指令产生由MOVC指令产生.4写外部数据写外部数据RAM的时序的时序高电平高电平锁存器打开锁存器打开低电平低电平地址锁存地址锁存复习复习.54-2存储器扩展存储器扩展一、一、MCS-51总线扩展结构总线扩展结构1、单片机系统结构、单片机系统结构存储器和CPU之间也是有接口问题的,但它的速度也较快、也为并行、以及使用的TTL电平均与CPU相匹配或相当,且功能单一就是存储数据。故CPU与存储器的借口问题比较简单,核心问题就是:存储器的编址、片选、选通编址、片选、选通三大问题。.6常见接口插槽常见接口插槽PS2鼠标鼠标PS2键盘键盘千兆网千兆网10/100M网卡网卡USB并行口并行口MIDI/游戏接口游戏接口显示器接口显示器接口13941394a麦克风麦克风/音音箱箱/线入接线入接口口串行口串行口.7单片机的三总线结构2、单片机的三总线结构单片机的三总线结构.8CP1期间接收输入信号CP=0期间Q Q 不变下降沿Q=QQ=Q主主维持阻塞触发器一般是在CP脉冲的上升沿接收输入控制信号并改变其状态,其它时间均处于保持状态。无一次变化问题。主从主从JK、D触发器:触发器:存在着一次变化问题边沿、维持阻塞触发器:边沿、维持阻塞触发器:不存在一次变化问题保持状态保持状态构成锁存器构成锁存器构成寄存器构成寄存器复习复习.91)引脚功能:D7D0:8位并行数据输入端Q7Q0:8位并行数据输出端G锁存端:为1时,D端数据=Q端数据;下降沿锁存;为0时,Q端数据保持。片选端:低电平有效。3、地址锁存器、地址锁存器-74LS373(8D三态同相锁存器)三态同相锁存器)锁锁存存器器输出端平时总随输入端变化而变化,只有当锁存信号(上升沿或下降沿)到达时,才将输出端的状态锁存起来,使其不再随输入端的变化而变化。锁存器锁存器:由若干个钟控D触发器构成的一次能存储多位二进制代码的时序逻辑电路,叫锁存器。锁存器。CP1期间 Q=DCP=0期间Q不随D变下降沿锁存.102)地址锁存器的原理地址锁存器的原理(74LS373)下降沿触发 锁存器也称为透透明明锁锁存存器器,指的是不锁存时输出随输入变化,输出对于输入是透明的。.113)地址锁存器芯片)地址锁存器芯片74LS373与与74LS573只是引脚布置的不同。只是引脚布置的不同。74LS273的的11脚脚G逻辑(上升沿触发)与以上相反,且逻辑(上升沿触发)与以上相反,且不带三态门。不带三态门。.12半导体半导体存储器存储器只读存储器只读存储器(ROM)随机存取存储器随机存取存储器(RAM)静态静态RAM(SRAM)动态动态RAM(DRAM)集成动态集成动态RAM(IRAM)非易失非易失RAM(NVRAM)掩膜式掩膜式ROM一次性可编程一次性可编程ROM(PROM)紫外线擦除可编程紫外线擦除可编程ROM(EPROM)电擦除可编程电擦除可编程ROM(EEPROM)半导体存储器的分类半导体存储器的分类 存存储储器器除除采采用用磁磁、光光原原理理的的辅辅存存外外,其其它它存存储储器器主主要要都都是采用半导体存储器是采用半导体存储器.131 1固定固定固定固定ROMROM 固固定定ROMROM所所存存储储的的信信息息是是由由生生产产厂厂在在制制造造芯芯片片时时采采用用掩掩模模工工艺艺固固化化在在芯芯片片中中的的,使使用用者者只只能能读读取取数数据据而而不不能能改改变变芯芯片片中中数数据据内内容容。它它又又称称为为掩掩模模ROMROM。图所示为二极管掩模图所示为二极管掩模ROMROM的结构。的结构。一、一、只读存储器只读存储器ROM.141二极管掩膜ROM的结构所存内容:所存内容:W0W0:01010101;W1W1:11101110;W2W2:00110011;W3W3:101010100000000.15 图图图图中中中中采采采采用用用用一一一一个个个个2 2线线线线-4-4线线线线地地地地址址址址译译译译码码码码器器器器将将将将两两两两个个个个地地地地址址址址码码码码A A0 0、A A1 1译译译译成成成成四四四四个个个个地地地地址址址址WW0 0WW3 3。存存存存储储储储单单单单元元元元是是是是由由由由二二二二极极极极管管管管组组组组成成成成的的的的4444存存存存储储储储矩矩矩矩阵阵阵阵,其其其其中中中中1 1或或或或0 0代代代代码码码码是是是是用用用用二二二二极极极极管管管管的的的的有有有有无无无无来来来来设设设设置置置置的的的的。即即即即当当当当译译译译码码码码器器器器输输输输出出出出所所所所对对对对应应应应的的的的W(W(字字字字线线线线)为为为为高高高高时时时时,在在在在线线线线上上上上的的的的二二二二极极极极管管管管导导导导通通通通,将将将将相相相相应应应应的的的的D(D(位位位位线线线线)与与与与WW相相相相连连连连使使使使D D为为为为1 1,无无无无二二二二极极极极管管管管的的的的D D为为为为0 0。如如如如图图图图中中中中所所所所存存存存的的的的信信信信息为息为息为息为WW0 0:01010101;WW1 1:11101110;WW2 2:00110011;WW3 3:10101010掩模掩模掩模掩模ROMROM除二极管掩模外,除二极管掩模外,除二极管掩模外,除二极管掩模外,还有还有还有还有TTLROMTTLROM和和和和MOSROMMOSROM等。等。等。等。.161 1).一次性编程一次性编程一次性编程一次性编程ROM(PROM)ROM(PROM)可可编编程程ROMROM(PROMPROM,ProgrammableProgrammableROMROM)的的基基本本原原理理如如图图所所示示。这这是是一一个个简简单单的的1616位位PROMPROM(4444),它它与与前前一一节节中中所所讨讨论论的的二二极极管管掩掩模模ROMROM相相似似。从从图图(a)(a)中中可可以以看看到到,每每一一个个存存储储单单元元有有一一个个二二极极管管和和一一个个有有效效的的熔熔断断器器,即即每每一一个个存存储储单单元元包包含含一一个个逻逻辑辑1 1,这这是是PROMPROM在在写写入入程程序序前前的的状状态态。这这样样的的产产品品只只允允许许写写入入一一次次,所所以以也也被被称称为为“一一次次可可编编程程只只读读存存储储器器”(”(O OneneT TimeimeP ProgarmmingROMrogarmmingROM,OTPOTP-ROM)-ROM)2可编程可编程ROM.17 可编程可编程ROMROM(PROMPROM)(a)(a)编程前编程前;(b);(b)编程后编程后.18 PROMPROM的的一一次次性性编编程程给给实实际际使使用用带带来来许许多多不不便便,在在实实际际使使用用中中更更需需要要可可重重复复编编程程的的芯芯片片。EPROMEPROM(ErasableErasablePROMPROM)是是一一种种可可擦擦写写的的PROMPROM,它它采采用用了了N N沟沟道道增增强强型型浮浮栅栅MOSMOS管管作作为为存存储储单单元元。用用户户只只需需用用个个人人EPROMEPROM编编程程器器(写写入入器器)就就可可对对EPROMEPROM编编程程或或写写入入程程序序。如如果果要要对对EPROMEPROM重重复复使使用用或或重重复复编编程程,则则可可以以使使用用ICIC顶顶部部特特设设的的石石英英窗窗口口,将将紫紫外外光光(UVUV)直直接接照照射射到到EPROMEPROM芯芯片片上上的的窗窗口口大大约约5 5分分钟钟左左右右,通通过过紫紫外外光光把把所所有有的的存存储储单单元元设设置置为为逻逻辑辑1 1来来擦擦除除EPROMEPROM,此此后后,可可对对EPROMEPROM重重新新写写入入程程序序。图图所所示示的的是是一一个个典典型型2424引引脚脚的的EPROMEPROM存储器芯片。存储器芯片。编程电压(编程电压(VPP=1224V,随,随不同的芯片型号而定)不同的芯片型号而定)2)紫外线可擦除)紫外线可擦除ROM(EPROM).19EPROM带窗口带窗口.20表表表表27XX27XX系列组成系列组成系列组成系列组成 EPROM27XX组成组成存储位数存储位数/b2708(1K)1024881922716(2K)20488163842732(4K)40968327682764(8K)819286553627128(16K)16384813107227256(32K)32768826214427512(64K)655368524288集成集成集成集成EPROMEPROM.21图图EPROM2732AEPROM2732A(a)(a)方框图方框图;(b);(b)外引线图外引线图.22EPROM2732AEPROM2732A有有1212根地址引脚(根地址引脚(A0A0A11A11),在存在存储器中可编址储器中可编址40964096(212212)个字。)个字。EPROM2732AEPROM2732A的电源的电源电压为电压为+5V+5V,用紫外(,用紫外(UVUV)光可对其进行擦除。芯片)光可对其进行擦除。芯片允许输入(允许输入(CECE)低电平有效。)低电平有效。OE/VOE/VPPPP为读为读/写控制端。在一般的应用中,写控制端。在一般的应用中,EPROMEPROM处于被读取的状态。处于被读取的状态。在存储器读取过程中,用在存储器读取过程中,用低电平激活输出允许引脚低电平激活输出允许引脚OE/VOE/VPPPP,激活三态输出缓冲器,激活三态输出缓冲器来驱动计算机系统的数据总线。来驱动计算机系统的数据总线。当当EPROM2732AEPROM2732A被擦被擦除时,所有存储单元返回到逻辑除时,所有存储单元返回到逻辑1 1,通过改变已选择存,通过改变已选择存储单元为储单元为0 0,可以输入数据。当,可以输入数据。当OEOEV VPP输入为高电平输入为高电平(21V)(21V)时,时,2732A2732A处于编程模式(往处于编程模式(往EPROMEPROM写入程序)。写入程序)。在编程(写入)的过程中,输入的数据在数据输出引脚在编程(写入)的过程中,输入的数据在数据输出引脚D0D0D7D7加入。加入。.23 EEPROMEEPROM(E ElectricallylectricallyE ErasablerasablePROMPROM)是是电电可可擦擦除除PROMPROM,也也称称作作E E2 2PROMPROM。EEPROMEEPROM可可以以用用电电的的形形式式擦擦除除。当当把把它它放放在在电电路路板板上上时时,能能对对其其进进行行擦擦除除或或重重新新写写入入程程序序,这这对对于于PROMPROM或或EPROMEPROM是是不不可可能能的的。另另外外,还还可可以以对对EEPROMEEPROM芯芯片片上上的的部部分分程程序序代代码码进进行行重重写写,一一次次1 1个个字字节节。EEPROMEEPROM的的存存储储单单元元有有两两种种结结构构,一一种种为为双双层层栅栅介介质质MOSMOS管管,另另一一种种为为浮浮栅栅隧隧道道氧化层氧化层MOSMOS管。其擦写次数可达管。其擦写次数可达1 1万次以上。万次以上。3)电可擦除)电可擦除ROM.24读取模式写入模式擦除模式校验模式。读取时,芯片只需要Vcc低电压(一般+5V)供电。编程写入时,芯片通过Vpp(一般+25V)获得编程电压,并通过PGM编程脉冲(一般50ms)写入数据。擦除时,只需使用Vpp高电压,不需要紫外线,便可以擦除指定地址的内容。为保证编程写入正确,在每写入一块数据后,都需要进行类似于读取的校验步骤,若错误就重新写入。*EEPROM的四种工作模式的四种工作模式.25 闪闪存存与与EEPROMEEPROM非非常常相相似似,也也可可以以在在电电路路板板上上重重写写程程序序。但但是是闪闪存存与与EEPROMEEPROM的的不不同同在在于于闪闪存存是是整整个个芯芯片片被被擦擦除除和和重重写写程程序序。相相对对于于EEPROMEEPROM,闪闪存存的的优优点点是是它它有有一一个个较较简简单单的的存存储储单单元元,因因此此在在单单个个芯芯片片上上能能够够存存储储更更多多的的位位。另另外外,闪闪存存被被擦擦除除和和重重写写程程序序的的速速度度远远大大于于EEPROMEEPROM。闪闪存存的的缺缺点点是是对对其其进进行行程程序序重重写写的的电电压压为为121212.7512.75V V,且且不不能能像像EEPROMEEPROM那那样样对对其其单单个个字节字节进行重写。进行重写。闪闪存存自自19881988年年推推出出以以来来,以以其其高高集集成成度度、大大容容量量、低低成成本本和和使使用用方方便便等等特特点点得得到到了了广广泛泛的的应应用用。随随着着存存储储容容量量不不断断加加大大和和工工作作速速度度不不断断加加快快,闪闪存存将将会会逐逐渐渐取取代代磁磁盘盘等等存存储储器器,在在计计算机及其它数字领域广泛应用。算机及其它数字领域广泛应用。4 4)闪存)闪存)闪存)闪存(FlashMemory)(FlashMemory)?U盘里面采用了闪存芯片盘里面采用了闪存芯片.26读取模式写入模式擦除模式校验模式。闪存的四种工作模式闪存的四种工作模式读存储单元的操作与SRAM相同,但不同公司的产品逻辑电源供电电压(Vcc)是不同的。不同型号的FlashMemory产品在执行擦除操作时,擦除电压是不一样的。向用户命令接口写入字节编程命令时,芯片自动进行字节编程和编程校验。对不同型号的FlashMemory产品进行编程操作时编程电压是不一样的。*.27组成单元速度集成度应用SRAM(静态)触发器快低小容量系统DRAM(动态)极间电容慢高大容量系统NVRAM带微型电池慢低小容量非易失二、读写存储器二、读写存储器RAMSRAM的存储速度要比DRAM快得多。内存一般都是DRAM。CPU的L1级缓存(Cache)通常都是SRAM。高速DRAM做为L2级缓存。.28D0D1D2D3X译码1-11-11-11-11-11-11-11-11-11-11-11-11-11-11-11-1Y译码X0(00)X1(01)X2(10)X3(11)Y0(00)Y1(01)Y2(10)Y3(11)A0A1A2A3WERDWE=0写RD=0读1、静态、静态RAM的结构原理图的结构原理图注意:有的RAM读/写控制线就一根,为高电平时是读,低电平时是写.29 任何程序或数据要为CPU所使用,必须先放到主存储器(内存)中,即CPU只与主存交换数据,所以主存的速度在很大程度上决定了系统的运行速度。程序在运行期间,在一个较短的时间间隔内,由程序产生的地址往往集中在存储器的一个很小范围的地址空间内。指令地址本来就是连续分布的,再加上循环程序段和子程序段要多次重复执行,因此对这些地址中的内容的访问就自然的具有时间集中分布的倾向。数据分布的集中倾向不如程序这么明显,但对数组的存储和访问以及工作单元的选择可以使存储器地址相对地集中。这种对局部范围的存储器地址频繁访问,而对此范围外的地址访问甚少的现象被称为程序访问的局部化性质。由此性质可知,在这个局部范围内被访问的信息集合随时间的变化是很缓慢的,如果把在一段时间内一定地址范围被频繁访问的信息集合成批地从主存中读到一个能高速存取的小容量存储器中存放起来,供程序在这段时间内随时采用而减少或不再去访问速度较慢的主存,就可以加快程序的运行速度。这个介于CPU和主存之间的高速小容量存储器就称之为高速缓冲存储器,简称Cache。*高速缓冲存储器高速缓冲存储器Cache.30当CPU要读取一个数据时,首先会从缓存(Cache)中查找,如果找到就立即读取并送给CPU处理;如果没有找到,就用相对慢的速度从内存中读取并送给CPU处理,同时把这个数据所在的数据块调入缓存中,可以使得以后对整块数据的读取都从缓存中进行,不必再调用内存。通过优化的的读取机制,可以使CPU读取缓存的命中率非常高(大多数CPU可达90%左右),也就是说CPU下一次要读取的数据90%都在缓存中,只有大约10%需要从内存读取。这大大节省了CPU直接读取内存的时间,也使CPU读取数据时基本无需等待。总的来说,CPU读取数据的顺序是先缓存后内存。*.31CPUCACHE主存(内存)主存(内存)辅存(外存)辅存(外存)容量只有几KB到几百KB,速度同CPU一致.*.326116-2K SRAM6116-2K SRAM61166116引脚功能引脚功能A0A10地址线 CE选片 OE读D0D7数据线A7A6A5A4A3A2A1A0D0D1D2GNDVccA8A9WEOEA10CED7D6D5D4D36116写 WE2、6116的引脚结构如下图所示RD.331、存储器扩展的基本问题。1)扩展容量:16根地址线最大可扩展到64K2)扩展要解决的问题:地址线、扩展芯片在64K范围内所占的地址范围3)存储器扩展的编址:存储芯片片的选择、片内单元的编址4)选择芯片的方法:片选技术2、存储器扩展的片选技术一般产生片选有两种方法:线选法法和和译码法。法。二、存储器扩展的基本方法二、存储器扩展的基本方法.34100101110111没用特点:直接以系统的地址线(如A2)作为存储器的片选信号。缺点:部分地址号没用,浪费了大量的存储空间。a)线选法000001011010A2A1A0CS000001011010A2A1A0CS100101111110CSA2=0A2=1b)译码法X01X00A1A0CSX11X10CSA1=0A1=1A2特点:所有高位地址线(如A2)经过译码后作为存储器的片选信号,地址与单元一一对应。1)全译码特点:部分地址线(如A2)没有参加译码,地址与单元不一一对应,而是一个单元占用了几个地址号。2)部分译码线选法线选法和和译码法译码法.35 线选法用低位地址线对片内的存储单元进行寻址,所需的地址线由片内地址线决定,用余下的高位地址线分别接至芯片的片选端,以区分各芯片的地址范围。例如要扩展8K容量的外RAM,地址线和片选如下:地址地址线:loglog2 2(8(8 K)K)loglog2 2(2 21313)1313条条(A(A1212A A0 0)片选线:余下的A15A13分别接至芯片的片选端。A15A13轮流出现低电平,可保证一次只选一片。(1)线选法法.36扩展三片2K存储芯片,试用线选法给出接线图和地址。分析:显然要11根地址线和3根片选线,分配如下低位地址线:P0.7P0.0-A7A0,P2.2P2.0-A10A8,合成11根地址线;高位地址线:P2.5、P2.4、P2.3-A13、A12、A11,作3片的片选;余下:P2.7、P2.6不用,可取00扩展接线结构如图:例例6-1.37编址:P2.7、P2.6、P2.5、P2.4、P2.3、P2.2、P2.1、P2.0P0.7P0.01号片001 1000000H00110111FFH2号片001 0100000H001 01111FFH3号片000 1100000H00011111FFH显然,三片的地址范围是:1号片3000H37FFH-2K2号片2800H2FFFH-2K3号片1800H1FFFH-2K片内寻址片选无用位设为0或1.38ABCG2AG2BGY7GNDVccY0Y1Y2Y3Y4Y5Y61 162 153 144 135 126 117 108 974LS13874LS13874LS13874LS138 1G1A1B1Y01Y11Y21Y3GNDVcc2G2A2B2Y02Y12Y22Y31 162 153 144 135 126 117 108 974LS13974LS13974LS13974LS139(2)译码法)译码法2/4译码器、译码器、3/8译码器的引脚图译码器的引脚图译码法将低位地址总线直接连至各芯片的地址线,将高位地址总线经地址译码器译码后作为各芯片的片选信号。一般使用2/4译码器、3/8译码器,对P2口高位地址线进行译码,适用于大规模扩展。2/43/8数电数电知识知识.392/4译码器逻辑电路图:译码器逻辑电路图:00011100011101G.40例如:在上例中同样扩展三片2K存储芯片,采用译码法低位地址线:同前P0口A7A0,P2口A10A8,合成作为11根地址线2/4译码器作为片选的情况译码器作为片选的情况74LS138真值表.41高位地址线:P2口A12、A11,作为译码器输入,利用2/4译码输出端Y0、Y1、Y2作为片选。三个信号作为3片芯片的片选,实际上可选4片,本例只需3片扩展接线结构如图:000110.42编址:P2.7、P2.6、P2.5、P2.4、P2.3、P2.2、P2.1、P2.0P0.7P0.01号片000 0000000H000 00111FFH2号片0000100000H000 01111FFH3号片000 1000000H000 10111FFH显然,三片的地址范围是:1号片0000H07FFH2号片0800H0FFFH3号片1000H17FFH3/8译码器作为片选的情况译码器作为片选的情况高位地址线:P2口A13、A12、A11,作为译码器输入,利用3/8译码输出端Y0、Y1、Y2三个信号作为3片芯片的片选,实际上可选8片,本例只需3片片内寻址片选无用位设为0.43扩展接线结构如图:3/8译码器作为片选译码器作为片选.44编址:P2.7、P2.6、P2.5、P2.4、P2.3、P2.2、P2.1、P2.0P0.7P0.01号片0000000000H000 00111FFH2号片0000100000H00001111FFH3号片000 1000000H00010111FFH显然,三片的地址范围是:1号片0000H07FFH2号片0800H0FFFH3号片1000H17FFH1)扩展一片4K容量的EPROM2732-4K地址线:A11A0,共12根,接8031的P2.3.P2.0,P0.7P0.0片选线:P2.7P2.4,不用,取0值,2732片选端直接接地,常选中。三、存储器扩展实例三、存储器扩展实例1、扩展外扩展外ROM片内寻址无用位设为0片选.45数据线:P0.7P0.02732的D7D0控制线:PSEN2732的OE端,ALE锁存器74LS373门控端G2732的地址范围:0000H0FFFH扩展接线结构如图:.462)线选法)线选法扩展二片2K容量的EPROM,2716,共4K地址线:A10A0,共11根,接8031的P2.2P2.0,P0.7P0.0片选线:利用P2.3,加一个非门,接存储芯片的片选端,既可完成2片的选择,而P2.72.4,取0值数据线:P0.7P0.0分别接2片2716的D7D0控制线:PSEN分别接2片2716的OE端ALE锁存器74LS373的门控端G扩展的接线如下页图所示:2716的地址范围:1号片0000H07FFH-2K2号片0800H0FFFH-2K实际上为1-2译码器.47扩展的接线如下页图所示:扩展的接线如下页图所示:.481)扩展一片2K容量的RAM,6116地址线:A10A0,共11根,接8031的P2.2P2.0,P0.7P0.0片选线:P2.7P2.3,不用,取0值,因为只扩展1片,6116片选端直接接地,常选中.数据线:P0.7P0.06116的D7D0控制线:WR6116的WE端RD6116的OE端ALE锁存器74LS373的门控端G6116的地址范围:0000H07FFH接线图如下页所示:2、扩展外扩展外RAM.49扩展一片2K容量的RAM,6116.502716:0000H07FFH6116(1):0000H07FFH6116(2):0800H0FFFH6116RAM的地址范围可与2716ROM的相同,因为不同的指令访问将产生不同的控制信号控制信号MOVX,无效MOVC,无效2)线选法扩展二片2K容量的RAM,6116,一片4K容量的ROM,2716.51I/O接口接口的必要性:的必要性:品种繁多:键盘、显示器、鼠标、打印机、MODEM计算机外设速度:快、中、慢传送方式:串行、并行各个信号的电平也不同有模拟的、有数字的CPU速度:快传送方式:并行数字的TTL电平外外设设和和CPU有有种种种种不不协协调调、不不匹匹配配的的地地方方。I/O接接口口就就是是为了解决为了解决CPU和外设之间的种种不协调、不匹配而设置的。和外设之间的种种不协调、不匹配而设置的。4-3 并行并行I/OI/O口扩展口扩展.52I/O接口电路是为外设和CPU之间的连接而提供的硬件,加上驱动这些硬件所需要的软件的就构成了接口技术。外设用作输入时,由于输入数据的保持时间(一般为ns几十ms)相对于CPU的处理时间来说是较长的,因此输入数据就用不着锁存,而直接使用三态缓冲器与CPU 的数据总线相连。外设作为输出时,由于CPU的处理时间(指令周期)相对外设是很快的(s),如果不锁存,慢速的外设就来不及保存、处理。I/O接口的基本原则:输出锁存,输入三态接口的基本原则:输出锁存,输入三态注注意意:存储器和CPU之间也是有接口问题的,但它的速度也较快、也为并行、以及使用的TTL电平均与CPU相匹配或相当,且功能单一就是存储数据。故CPU与存储器的借口问题比较简单,核心问题就是:存储器的编址、片选、选通三大问题。I/O接口的基本原则:.53v51单片机有单片机有4组并口组并口P0-P3,为什么还要扩展为什么还要扩展I/O口?口?MCS-51系列单片机共有四个并行I/O口,分别是P0、P1、P2和P3。其中P0口一般作地址线的低八位和数据线使用;P2口作地址线的高八位使用;P3是一个双功能口,其第二功能是一些很重要的控制信号,所以P3一般使用其第二功能。这样供用户使用的I/O口就只剩下P1口了。另外,这些I/O口没有状态寄存和命令寄存的功能,因此难以满足复杂的I/O操作要求。.54MCS51单片机内部有单片机内部有4个并行口,当内部并行个并行口,当内部并行口不够用时可以外扩并行口芯片。可外扩的并行口口不够用时可以外扩并行口芯片。可外扩的并行口芯片很多,分成芯片很多,分成2类:不可编程的并行口芯片类:不可编程的并行口芯片(74LS373/273和和74LS245)和可编程的并行口芯片)和可编程的并行口芯片(8255等)。等)。不可编程并行口芯片的扩展不可编程并行口芯片的扩展可编程并行口芯片的扩展可编程并行口芯片的扩展本节介绍本节介绍.55常用并行I/O扩展芯片,如74LS273、74LS373、74LS244、74LS245等。1、74LS273(8D锁存器)(74LS373 带三态门锁存器)一、用一、用74系列器件扩展并行系列器件扩展并行I/O口口上升沿触发上升沿触发见P9是一种带清除功能的8D触发器.562、74LS244(总线驱动器、单向)(总线驱动器、单向)第2组第1组.57双向驱动器双向驱动器74LS245单向驱动器单向驱动器74LS244.5874LS244应用(隔离)应用(隔离).59高位地址组合法,如图所示:简单简单简单简单I/OI/O扩展接口扩展接口扩展接口扩展接口3、扩展实例0读写锁存锁存0.60输入:74LS244扩展K0K7并 由 P2.0+RD端,全 0时,74LS244选 通 读 入K0K7状态。实现:MOVDPTR,#FEFFHMOVXA,DPTR;读入输出:74LS273扩展LED0LED7并由P2.0+WR端,全0时,74LS273将P0口数据送出,控制LED0LED7实现:MOVXDPTR,A;输出1111111011111111P2.0这里随便给一个地址行吗?.61CPU总线的驱动能力有限,通常为一到数个TTL负载,因此,在较大的系统中需要考虑总线驱动。一般做法是:对单向传送的地址和控制总线,芯片有两类,一类是8D触发器(如74LS273、74LS377等),另一类是8位锁存器(如741S373、8282等)和三态单向驱动器(如74LS244)等来加以锁存/驱动;对双向传送的数据总线,可采用三态双向驱动器(如74LS245、8286等)来加以驱动。三态双向驱动器也称总线收发器或数据收发器。4.微型机总线驱动能力的扩展微型机总线驱动能力的扩展.62缓冲器缓冲器缓冲器分为缓冲器分为普通缓冲器(简称缓冲器)普通缓冲器(简称缓冲器)三态缓冲器。三态缓冲器。将射极输出器放在电路的中间,作为阻抗变换(隔离)用,以起到缓冲的作用,也称缓冲器。高速缓冲存储器Cache,也称缓冲器。244为总线输入缓冲,在选通时输入数据送到总线上,在非选通时对总线呈高阻态。373有两个控制端,一个是1脚的使能端(为低时使能器件输出,为高时器件呈高阻态),另一个是11脚的锁存端(先高后低完成数据锁存),一般配合单片机用作地址锁存,一般不做输入。244、373都是起到缓冲器的作用.63在扩展多个在扩展多个I/OI/O时,应注意单片机时,应注意单片机I/OI/O的驱动能力。的驱动能力。二、多个二、多个I/OI/O口的扩展口的扩展.64本章小结1、程序存储器扩展设计,EPROM外特性介绍(2716、2732、2764),8031单片机最小系统设计,扩展设计。2、数据存储器和外部I/0端口扩展设计,RAM外特性介绍(6116、6264),扩展设计。重点:存储器扩展电路设计及连线,译码地址和译码范围,MCS-51单片机P0、P1口的功能。难点:译码地址和译码范围,端口的灵活应用。.65
展开阅读全文