数字逻辑-触发器课件

1第第6章章 触发器触发器 本章介绍触发器的特点和分类，基本本章介绍触发器的特点和分类，基本RS触发器、钟触发器、钟控触发器、集成触发器的电路结构和逻辑功能，触发器控触发器、集成触发器的电路结构和逻辑功能，触发器之间的转换方法，触发器的之间的转换方法，触发器的HDL设计方法。设计方法。v6.1 概述概述 v6.2 基本基本RS触发器触发器v6.3 钟控触发器钟控触发器v6.4 集成触发器集成触发器v6.5 触发器之间的转换触发器之间的转换共共共共6 6 6 6学时学时学时学时2本章重点本章重点 v触发器的特点和分类；触发器的特点和分类；v基本基本RS触发器、钟控触发器、边沿触发触发器、钟控触发器、边沿触发器的逻辑功能及描述方法；器的逻辑功能及描述方法；v基于基于Verilog HDL的触发器设计方法。的触发器设计方法。36.1 概述概述 6.1.1 触发器的特点与分类触发器的特点与分类6.1.2 时序逻辑电路的特点时序逻辑电路的特点内容概要内容概要4组合逻辑电路的不足组合逻辑电路的不足v组合逻辑电路的特点组合逻辑电路的特点w电路输出端的状态完全由输入端的状态决定，不受系电路输出端的状态完全由输入端的状态决定，不受系统中时钟脉冲的控制统中时钟脉冲的控制w它是一种它是一种无记忆无记忆电路电路输入信号消失，则输出信号输入信号消失，则输出信号也会立即消失也会立即消失v在数字系统中有时需要将参与（算术或逻辑）运算的数在数字系统中有时需要将参与（算术或逻辑）运算的数据和运算结果保存起来据和运算结果保存起来在组合逻辑电路的输出端需在组合逻辑电路的输出端需要具有要具有记忆功能记忆功能的部件的部件v触发器触发器就是构成记忆功能部件的基本单元，或者说是就是构成记忆功能部件的基本单元，或者说是实实现存储（记忆）功能的基本单元电路。现存储（记忆）功能的基本单元电路。56.1.1 触发器的特点与分类触发器的特点与分类Q Q FF输入输入输出输出v触发器触发器是一种有记忆功能的器件，是构成时序逻辑电路的基本器件是一种有记忆功能的器件，是构成时序逻辑电路的基本器件两个稳定的状态两个稳定的状态双稳态触发器双稳态触发器Q称为称为状态变量状态变量6触发器的分类触发器的分类v按电路结构和功能分类按电路结构和功能分类wRS触发器、触发器、D触发器、触发器、JK触发器、触发器、T触发器、触发器、T触发器触发器v按触发（时钟控制）方式分类按触发（时钟控制）方式分类（1）电位触发方式（电平触发方式）电位触发方式（电平触发方式）n当触发器的同步控制信号当触发器的同步控制信号E（一般为时钟信号（一般为时钟信号CP）为约定的逻辑电位时，触发器接收输入数为约定的逻辑电位时，触发器接收输入数据；当据；当E为非约定逻辑电位时，触发器状态保持为非约定逻辑电位时，触发器状态保持不变。电位触发方式的触发器简称不变。电位触发方式的触发器简称电位（钟控）电位（钟控）触发器触发器QQDCP电位触发型电位触发型D触发器触发器CP=0时，时，Q保持保持原来的值原来的值0不变不变时序图时序图（初态初态=0）CPDQ7电位（钟控）触发器的不足电位（钟控）触发器的不足v电位（钟控）触发器结构简单；电位（钟控）触发器结构简单；v但当但当CP1时，输入数据的变化会直接引起时，输入数据的变化会直接引起输出状态的变化，用它来组成计数器或者移输出状态的变化，用它来组成计数器或者移位寄存器就会造成位寄存器就会造成空翻空翻的现象的现象在在一个时一个时钟脉冲周期中，触发器发生多次翻转钟脉冲周期中，触发器发生多次翻转，所以，所以只能做锁存器（锁存数据，透明）。只能做锁存器（锁存数据，透明）。8（2）主）主-从触发方式（脉冲触发方式）从触发方式（脉冲触发方式）JCPKQQ1J1KC1n主主-从触发方式的触发器简称从触发方式的触发器简称主主-从触发器从触发器n为克服电位触发器的空翻现象为克服电位触发器的空翻现象而提出，由两级电位触发而提出，由两级电位触发器串联而成，常用有主器串联而成，常用有主-从从R-S触发器和主触发器和主-从从J-K触发器触发器n在在CP=1期间，主触发器接收数据，从触发器封锁；在期间，主触发器接收数据，从触发器封锁；在CP负跳变到来时，主触发器封锁，从触发器接收此时负跳变到来时，主触发器封锁，从触发器接收此时主主触发器的状态触发器的状态主主Q n+1从从Qn+1CPJK123特性表特性表(CP=1)QnJ K 010011100 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Qn+1保持保持置置0置置1翻转翻转(计数计数)功能功能CP下降沿时从下降沿时从触发器动作触发器动作J=1，K=0，主触发器置主触发器置19主主-从触发方式的不足从触发方式的不足n一次翻转一次翻转在在CP=1期间，无论期间，无论J、K的状态变化多少次，的状态变化多少次，主触发器主触发器的的状态状态Q 只只有可能翻转有可能翻转一次一次，一旦翻转了就不会翻回原来的状态，一旦翻转了就不会翻回原来的状态。n一次翻转一次翻转现象现象有利有弊！有利有弊！若若在在CP1期间，期间，J、K是正确的信号先到是正确的信号先到来，主触发器随之翻转；此后如果来，主触发器随之翻转；此后如果J或或K受到干扰产生错误信号，主触发受到干扰产生错误信号，主触发器不会翻转；当器不会翻转；当CP下降沿到来时，从触发器与主触发器的状态相一致，下降沿到来时，从触发器与主触发器的状态相一致，电路工作正确。电路工作正确。n但如果在但如果在CP1期间，期间，J或或K先受到干扰并产生错误信号，则主触发器随先受到干扰并产生错误信号，则主触发器随之翻转；此后即使干扰信号消失，之翻转；此后即使干扰信号消失，J、K正确的信号到来，主触发器也不正确的信号到来，主触发器也不会翻转，而是保持刚才的错误状态，则在会翻转，而是保持刚才的错误状态，则在CP下降沿到来时，从触发器触下降沿到来时，从触发器触发器发器接收接收主触发器的错误状态主触发器的错误状态，产生误动作。产生误动作。虽然主从触发器解决了电位虽然主从触发器解决了电位FF的空翻现象，但存在的空翻现象，但存在一一次翻转次翻转问题，降低了抗干扰的能力。问题，降低了抗干扰的能力。v使使用用主主-从从触触发发器器必必须须注注意意：只只有有保保证证在在CP=1期期间间首首次次出出现现的的输输入信号是正确的入信号是正确的，则主从触发器的输出才是正确的。，则主从触发器的输出才是正确的。10（3）边沿触发方式）边沿触发方式n触发器只有在时钟输入触发器只有在时钟输入CP的某一约定跳变（正跳变的某一约定跳变（正跳变或负跳变）到来时，才接收输入数据；或负跳变）到来时，才接收输入数据；n在在CP=0 或或CP=1期间，以及期间，以及CP的非约定跳变到来时，的非约定跳变到来时，输入数据的变化不会引起触发器输出状态的变化输入数据的变化不会引起触发器输出状态的变化JCPKQQ1J1KC1CPJK Q0011保持保持0翻转翻转置置110置置001为提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅为提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于仅取决于CP下降沿（或上升沿）到达时刻输入信号的状态；在下降沿（或上升沿）到达时刻输入信号的状态；在此之前和之后输入信号状态的变化对触发器的次态没有影响。为此之前和之后输入信号状态的变化对触发器的次态没有影响。为此，提出了边沿触发方式的触发器此，提出了边沿触发方式的触发器简称简称边沿触发器边沿触发器。负边沿触发型负边沿触发型JK触发器触发器边沿触发器克服了电位触发边沿触发器克服了电位触发器的空翻现象和主器的空翻现象和主-从触发从触发器的一次翻转问题，提高了器的一次翻转问题，提高了抗干扰能力。抗干扰能力。11触发方式与逻辑功能的区别及关系触发方式与逻辑功能的区别及关系v同一种触发方式可以实现具有不同功能的触发器同一种触发方式可以实现具有不同功能的触发器u如如边边沿沿触触发发方方式式可可以以实实现现D触触发发器器、JK触触发发器器、T触触发发器、器、T触发器触发器v同一种功能也可以采用不同的触发方式实现同一种功能也可以采用不同的触发方式实现u如如JK触触发发器器可可以以用用电电位位触触发发方方式式、主主-从从触触发发方方式式、边边沿触发方式实现沿触发方式实现126.1.2 时序逻辑电路的特点时序逻辑电路的特点v当时的输出由当时的输入与电路的当时的输出由当时的输入与电路的原来状态原来状态决定决定具有具有“记忆记忆”功能功能v结构特点：由组合逻辑电路和存储电路构成结构特点：由组合逻辑电路和存储电路构成触发器（触发器（Flip-Flop，FF）或寄存器）或寄存器X0X1Xi-1Y0Y1Yj-1组合逻辑电路组合逻辑电路存储电路存储电路Q0Ql-1Z0Zk-1136.2 基本基本RS触发器触发器6.2.1 由与非门构成的基本由与非门构成的基本RS触发器触发器 6.2.2 由或非门构成的基本由或非门构成的基本RS触发器触发器6.2.3 基本基本RS触发器的触发器的HDL设计设计内容概要内容概要14基本基本RS触发器触发器 v各种门电路没有记忆功能，不能自行保持输出状态各种门电路没有记忆功能，不能自行保持输出状态w若只有一个或非门若只有一个或非门G1，输入，输入Vi1，当其另一输入端接低电平时，当其另一输入端接低电平时，输出输出Vo1的高、低电平将随的高、低电平将随Vi1的高、低电平变化而变化的高、低电平变化而变化v当当SD=1、RD=0时，时，Q=1，/Q=0。在。在SD=1消失后消失后（即（即SD回到回到0），由于），由于Q的高电平接回到的高电平接回到G2的另一输的另一输入端，所以电路的入端，所以电路的1状态得以保持。状态得以保持。w若用若用G2将将Vo1 反相（其另一输入端反相（其另一输入端Vi2接低电平），接低电平），则则G2的输出的输出Vo2将与将与Vi1同相同相。再将。再将Vo2接回接回G1的另的另一输入端，这时即使原来加在一输入端，这时即使原来加在Vi1的信号消失了，的信号消失了，由由于于G2的作用，的作用，Vo1和和Vo2的状态也能保持下去的状态也能保持下去由或非门组成的由或非门组成的基本基本RS触发器触发器 w定义定义Q=1、/Q=0为触发器的为触发器的1状态，状态，Q=0、/Q=1为触发器为触发器的的0状态状态wSD称为称为置位端置位端或或置置1输入端输入端，RD 称为称为复位端复位端或或置置0输入端输入端w置位置位：使门电路输出为：使门电路输出为1，复位复位：使门电路输出为：使门电路输出为0Vi1Vi1011001156.2.1 与非门构成的基本与非门构成的基本RS触发器触发器 v基本基本RS触发器可以自行保持输出状态，是触发器可以自行保持输出状态，是各各种触发器的基本构成部分种触发器的基本构成部分v基本基本RS触发器可以用触发器可以用与非门与非门或者或者或非门或非门构成构成 vRS：Reset/SetQQSDRDv功能功能（1）保持功能）保持功能 触发器保持原来的状态不变触发器保持原来的状态不变（2）置）置0功能功能 触发器的次态变为触发器的次态变为0（3）置）置1功能功能 触发器的次态变为触发器的次态变为1非号，低有效非号，低有效D:Direct输入信号直接控制输入信号直接控制触发器的输出触发器的输出电路结构电路结构逻辑符号逻辑符号v约束条件约束条件&QQSDRDG1G216基本基本RS触发器工作原理触发器工作原理&QQSDRDG1G2若：若：Qn=0则：则：Qn+1=0Qn=1Qn+1=1SD D=1RD D=1稳定状态稳定状态（1）保持功能保持功能若：若：Qn=0则：则：Qn=1Qn+1=0SD D=1RD D=0“0”状状态态（2）置置0功能功能若：若：Qn=0则：则：Qn=1Qn+1=1SD D=0RD D=1“1”状状态态（3）置）置1功能功能则：则：SD D=0RD D=0（4）约束条件约束条件Qn+1=1Qn+1=1 触发器既不是触发器既不是1态，也不是态，也不是0态，而且态，而且在在SD和和RD同时回到同时回到1后无法判定触发器将后无法判定触发器将回到回到1态还是态还是0态。在正常工作时，输入态。在正常工作时，输入信号不允许输入信号不允许输入SD=RD=0的信号。的信号。01101117触发器触发器逻辑功能的表示方法逻辑功能的表示方法 功能表功能表保持保持 置置0置置1不确定不确定功能功能010011XX1 1 01 1 11 01 1 1 0 1 1 0 0 0 0 0 1Qn+1QnSDRD QnSDRD真值表真值表(特性表特性表)xx1100010 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Qn+1u特性表特性表：电路输出次态与原态：电路输出次态与原态以及输入之间功能关系的表格以及输入之间功能关系的表格u特性方程特性方程：反映触发器次态与：反映触发器次态与原态以及输入之间功能关系的原态以及输入之间功能关系的函数表达式。函数表达式。由特性表利用最由特性表利用最小项推导法推导得出小项推导法推导得出特性方程：特性方程：v触发器的逻辑功能可以用功能表、真值表（特性表）、触发器的逻辑功能可以用功能表、真值表（特性表）、特性方程、状态转换图特性方程、状态转换图和和时序图等来表示。时序图等来表示。18状态转换图和时序图状态转换图和时序图状态转换图状态转换图：简称简称状态图状态图，是用，是用来表示触发器状态变化（转移）来表示触发器状态变化（转移）的图形的图形01SDRD=01SDRD=10SDRD=x1SDRD=1x时序图时序图：输出随输入变化的波形输出随输入变化的波形（初态（初态0）0001，置，置1；11，保持，保持110，置，置0；11，保持，保持011t0t1t2t3t4t5初态初态SDRDQQ不定不定v当当两两个个输输入入有有效效（“0”）后后同同时时变变为为无无效效（“1”）时时，因因门门传传输输延延迟迟的的不不同同而而产产生生竞竞争争，使输出状态不确定使输出状态不确定v故两个输入端不允许同时为故两个输入端不允许同时为“0”!置置1保持保持置置0v机械式机械式开关开关按下或释放时，由于机械弹性作用的影响，通常伴按下或释放时，由于机械弹性作用的影响，通常伴随有一定时间的触点机械抖动，然后其触点才稳定下来。随有一定时间的触点机械抖动，然后其触点才稳定下来。v抖动时间的长短与开关的机械特性有关，一般为抖动时间的长短与开关的机械特性有关，一般为5 10ms。按钮。按钮稳定闭合时间的长短由操作人员的按稳定闭合时间的长短由操作人员的按键键动作决定动作决定,一般为零点几一般为零点几秒至数秒。秒至数秒。v在触点抖动期间检测在触点抖动期间检测开关开关的通与断状态，的通与断状态，可能导致判断出错可能导致判断出错。即一次按下或释放即一次按下或释放被错误地认为是多次操作，从而对其后被错误地认为是多次操作，从而对其后的电路形成多次输入。的电路形成多次输入。v为克服为克服开关开关触点机械抖动所致的检测误触点机械抖动所致的检测误判，必须采取去抖动措施。判，必须采取去抖动措施。当当键数较少键数较少时，可采用时，可采用硬件硬件去抖；当键数较多时，去抖；当键数较多时，采用采用软件软件去抖去抖（延时的方法）（延时的方法）。开关开关触点的机械抖动触点的机械抖动v硬硬件件去去抖抖一一般般采采用用在在开开关关输输出出端端加加基基本本R-S触发器或单稳态触发器构成去抖动电路触发器或单稳态触发器构成去抖动电路基本基本RS触发器的应用触发器的应用开关去抖电路开关去抖电路1920未去抖开关电路未去抖开关电路v当开关当开关S由由a拨到拨到b时，理想情时，理想情况下况下Y由由“0”变为变为“1”t0uYt0 t1理想波形理想波形uBt0t1t1uA实际波形实际波形t0t1uBt0t1uYt0 t1uARRVCCSABYabv实际情况下，当实际情况下，当S刚到达刚到达b点点时，会在时，会在b点产生抖动，点产生抖动，uB的的波形在波形在t1时刻后是一连串的负时刻后是一连串的负脉冲；导致反相器输出脉冲；导致反相器输出uY是是一系列矩形波。一系列矩形波。可能使后续电可能使后续电路产生误动作路产生误动作！21开关去抖电路的原理开关去抖电路的原理v当当S 稳定到达稳定到达b端时，因端时，因/RD=1，/SD=0，置置“1”，使使Q=1，电路，电路输出为稳定的高电平输出为稳定的高电平。SDRD实际波形实际波形t0t1uBt0t1uYt0 t1uAQvS在在a点点时，时，a=0，b=1，置置“0”，输出输出Q=0。vS拨向拨向下时，产生抖动，当下时，产生抖动，当S尚尚未未稳定到达稳定到达b端时，端时，/RD=1，/SD时而为时而为0、时而为、时而为1。v一旦一旦S接触到接触到b点，点，/SD变为变为0，置置“1”，使，使Q=1；即使开；即使开关因抖动离开关因抖动离开b点，点，/SD变为变为1，保持保持功能，功能，Q仍仍为为1，输出，输出端不会产生抖动的波形。端不会产生抖动的波形。RRVCCSABYabD1D21011226.2.2 由或非门构成的基本由或非门构成的基本RS触发器触发器v电路结构和逻辑符号电路结构和逻辑符号 1 1QQSDRDQQSDRDv逻辑功能的表示方法逻辑功能的表示方法特性表特性表QnSDRD010011XX0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Qn+1保持保持置置0置置1不确定不确定功能功能特性方程特性方程SD、RD不能同不能同时为时为1输入信号输入信号为高电平为高电平有效有效23状态转换图和时序图状态转换图和时序图状态转换图状态转换图01SDRD=10SDRD=01SDRD=x0SDRD=0 x时序图（初态时序图（初态0）SDRDQQ1100不定不定v当当两两个个输输入入有有效效（“1”）后后同同时时变变为为无无效效（“0”）时时，因因门门传传输输延延迟迟的的不不同同而而产生竞争，使输出状态不确定产生竞争，使输出状态不确定v故两个输入端不允许同时为故两个输入端不允许同时为“1”!246.2.3 基本基本RS触发器的触发器的HDL设计设计 v方法一方法一：结构描述方式：结构描述方式w根据电路结构写出输出信号的逻辑表达式；根据电路结构写出输出信号的逻辑表达式；w采用采用assign语句描述语句描述module RS_FF(Q,QN,SDN,RDN);input SDN,RDN;output Q,QN;assign Q=!(SDN&QN);assign QN=!(RDN&Q);endmodule G1QQSDG2RD&由与非门构成的基本由与非门构成的基本RS触发器触发器25由或非门构成的基本由或非门构成的基本RS触发器的触发器的HDL设计设计 1 1QQSDRDmodule(Q,QN,RD,SD);input RD,SD;output Q,QN;assign Q=!(RD|QN);assign QN=!(SD|Q);endmodulev结构描述方式结构描述方式w根据电路结构写出输出信号的逻辑表达式；根据电路结构写出输出信号的逻辑表达式；w采用采用assign语句描述语句描述26基本基本RS触发器的行为描述方式触发器的行为描述方式 module RS_FF_1(RN,SN,Q,QN);inputRN,SN;output Q,QN;regQ,QN;always(RN or SN)begincase(RN,SN)b00:begin Q=bx;QN=bx;end/不定不定 b01:begin Q=0;QN=1;end/置置0 b10:begin Q=1;QN=0;end/置置1 b11:begin Q=Q;QN=QN;end/保持保持endcase endendmodule v方法二方法二：行为描述方式：行为描述方式u根据特性表，直接用根据特性表，直接用case语句描述语句描述【例例6.1】由与非门构成的基本由与非门构成的基本RS触发器的设计触发器的设计27基本基本RS触发器的仿真波形触发器的仿真波形由与非门构成的基本由与非门构成的基本RS触发器的仿真波形图（行为描述）触发器的仿真波形图（行为描述）0011不定不定刚上电时状刚上电时状态是随机的态是随机的置置置置由与非门构成的基本由与非门构成的基本RS触发器的仿真波形图（结构描述）触发器的仿真波形图（结构描述）保持保持01v程程序序设设计计当当RN、SN均均为为0时时，Q、QN为为不不定定值值，而而仿仿真真软软件件默默认认未未知知为为低低电电平平，所所以以当当RN、SN从从00变变为为11时，时，Q、QN保持保持Q=0、QN=0。00286.3 钟控（电位）触发器钟控（电位）触发器6.3.1 钟控钟控RS触发器触发器6.3.2 钟控钟控D触发器触发器6.3.3 钟控钟控JK触发器触发器6.3.4 钟控钟控T触发器触发器6.3.5 钟控钟控T 触发器触发器内容概要内容概要6.3.1 钟控钟控RS触发器触发器v在数字系统中，为了协调各部分电路的运行，常常要求某在数字系统中，为了协调各部分电路的运行，常常要求某些触发器在时钟信号的控制下同时动作，即按一定的节拍些触发器在时钟信号的控制下同时动作，即按一定的节拍将输入信号反映在触发器的输出端，这就需要增加一个控将输入信号反映在触发器的输出端，这就需要增加一个控制端，只有在控制端作用脉冲时触发器才能动作，至于触制端，只有在控制端作用脉冲时触发器才能动作，至于触发器输出变为什么状态，仍由输入端的信号决定。发器输出变为什么状态，仍由输入端的信号决定。v这种有时钟控制端的触发器叫做这种有时钟控制端的触发器叫做钟控触发器。钟控触发器。v由于这里时钟信号为高电位（或低电位）时触发器的状态由于这里时钟信号为高电位（或低电位）时触发器的状态随输入变化，所以钟控触发器是随输入变化，所以钟控触发器是电位触发方式电位触发方式的触发器的触发器（简称（简称电位触发器电位触发器）。）。v钟控触发器在时钟控制下钟控触发器在时钟控制下同步同步工作，所以也称为工作，所以也称为同步触发同步触发器器。2930钟控钟控RS触发器的工作原理触发器的工作原理v电路结构和逻辑符号电路结构和逻辑符号QQSRCP&QQSDRD&SRCPG1G2G3G4u电位触发：在控制电位电位触发：在控制电位CP的控制下的控制下接收数据。接收数据。u当当CP1时，其输出状态由时，其输出状态由R、S端端的输入信号决定的输入信号决定具有基本具有基本RS触触发器的功能。发器的功能。u电位触发有电位触发有正电位正电位触发和触发和负电位负电位触发。触发。uCP0时，时，SD=RD=1，保持原有状态。，保持原有状态。基本基本RS触发器触发器输入控输入控制电路制电路31钟控钟控RS触发器的逻辑功能表示触发器的逻辑功能表示uCP=0时，触发器处于保持状态；时，触发器处于保持状态；uCP=1 时，具有基本时，具有基本RS触发器的触发器的功能功能称为钟控称为钟控RS触发器触发器特性表特性表(CP=1)QnS R 010011XX0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Qn+1保持保持置置0置置1不确定不确定功能功能特性方程特性方程状态转换图状态转换图01RS=01RS=10RS=0 xRS=x0R、S不能不能同时为同时为132钟控钟控RS触发器的时序图触发器的时序图时序图（初态时序图（初态0）CPSRQQ不定状态出现在：不定状态出现在：（1）时时钟钟有有效效（CP=1）时时，两两个个输输入入为为有有效效电电平平（11）后后同同时时转换为无效电平（转换为无效电平（00）；）；（2）两个输入有效，时钟由有效转换为无效。）两个输入有效，时钟由有效转换为无效。1100不定不定不定不定CPSRQ有效翻转有效翻转空翻空翻v当当CP为为1时，如果时，如果R、S发生变化，则触发器状态会跟着变发生变化，则触发器状态会跟着变化，使得在一个时钟脉冲作用期间引起多次翻转。化，使得在一个时钟脉冲作用期间引起多次翻转。v在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻空翻。电位（钟控）触发器（包括。电位（钟控）触发器（包括RS、D、JK、T、TFF)都存在空翻现象都存在空翻现象v“空翻空翻”将造成状态的不确将造成状态的不确定和系统工作的混乱，这是定和系统工作的混乱，这是不允许的。因此，钟控不允许的。因此，钟控RS触触发器要求在时钟脉冲作用期发器要求在时钟脉冲作用期间间输入信号保持不变输入信号保持不变。钟控钟控RS触发器存在的问题触发器存在的问题空翻空翻33346.3.2 钟控钟控D触发器（触发器（D锁存器）锁存器）v问题问题如何消除钟控如何消除钟控RS触发器的不定状态触发器的不定状态？w将钟控将钟控RS触发器的输入由触发器的输入由R、S双端输入改为单端输入（双端输入改为单端输入（D）即将其即将其S输入端改为输入端改为D输入端，然后经过非门接输入端，然后经过非门接R端端S、R总是总是互非互非，钟，钟控控D触发器触发器不会出现不定状态！不会出现不定状态！v钟控钟控D触发器（触发器（D锁存器）电路结构和逻辑符号锁存器）电路结构和逻辑符号QQDCP&QQSDRD&DCP1SRuCP0，SD=RD=1，保持原态保持原态。u当当CP1时，若时，若D=0，相当于，相当于S=0，R=1，触发器，触发器置置“0”；若若D=1，相当，相当于于S=1，R=0，触发器，触发器置置“1”。35钟控钟控D触发器的逻辑功能表示触发器的逻辑功能表示v电路功能电路功能wCP=0时保持时保持特性表特性表(CP=1)置置0置置100110 00 11 01 1功能功能Qn+1D QnCP=1时的特性方程时的特性方程状态图状态图当当CP=1时时，Q的的波形与波形与D相同；相同；当当CP=0时时，Q保保持原来的状态持原来的状态时序图时序图（初态初态=0）CPDQ钟控钟控D触发器又称为触发器又称为D锁存器锁存器v当当CP1时，时，QD，Q的波形与的波形与D的波形相同。的波形相同。vCP1“电位电位”一到，触发器就接收数据，这种触发器称一到，触发器就接收数据，这种触发器称为为“电位触发器电位触发器”，它与集成触发器不同。，它与集成触发器不同。CPDQn+136CP=0时保持时保持钟控钟控D触发器触发器（锁存器）（锁存器）v集成集成D触发器（边沿触发）的状态变化只发生在触发器（边沿触发）的状态变化只发生在CP的上升沿或下的上升沿或下降沿到来时降沿到来时v为了与集成为了与集成D触发器区别，将钟控触发器区别，将钟控D触发器称为触发器称为D锁存器锁存器（集成）（集成）D触发器的特点触发器的特点v集成集成D触发器的状态变化只发生在触发器的状态变化只发生在CP脉冲的上升沿或者脉冲的上升沿或者下降沿到来的时候，下降沿到来的时候，CP1、CP=0时触发器的状态不会时触发器的状态不会发生变化。发生变化。v锁存器锁存器是是电位（电平）电位（电平）触发的，而触发的，而触发器触发器是脉冲是脉冲边沿边沿触发触发的。的。37CPDQn+1（集成）（集成）触发器触发器38D锁存器的锁存器的HDL设计设计v根据特性表，采用行为描述方式根据特性表，采用行为描述方式uD锁存器为锁存器为电位电位触发器，假定触发器，假定为高电平触发为高电平触发module D_FF_1(CP,D,Q,QN);inputCP,D;output Q,QN;regQ,QN;always beginif(CP=1)begin Q=D;QN=Q;endelse begin Q=Q;QN=QN;end endendmoduleCP=0时保持原态时保持原态396.3.3 钟控钟控JK触发器触发器vD锁存器虽然没有约束条件，但功能较少（只有置锁存器虽然没有约束条件，但功能较少（只有置0、置、置1功能）。功能）。vJK触发器是一种功能最全面，而且没有约束条件的触发器是一种功能最全面，而且没有约束条件的FF。它是在钟控。它是在钟控RS FF的基础上，增加两条反馈线，的基础上，增加两条反馈线，Q反馈到反馈到R钟控门的输入端，并把钟控门的输入端，并把R改为改为K；/Q反馈到反馈到S门上，并把门上，并把S改名为改名为J。QQJKCPv把把RS11的无效状的无效状态变为JK触触发器的器的翻翻转（计数）数）功能功能钟控钟控JK触发器的电路结构触发器的电路结构&QQSDRD&JKCP(S)(R)G1G2G3G440钟控钟控JK触发器的逻辑功能表示触发器的逻辑功能表示v电路功能电路功能 CP=0时为保持功能时为保持功能特性表特性表(CP=1)QnJ K 010011100 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Qn+1保持保持置置0置置1翻转翻转(计数计数)功能功能简化特性表简化特性表(CP=1)保持保持置置0 0置置1 1翻转翻转Qn01Qn0 00 11 01 1功能功能Qn+1J KJ0K0，输出不变；，输出不变；J0K1，输出为，输出为0；J1K0，输出为，输出为1；J1K1，分频计数，分频计数 特性方程特性方程41状态转换图状态转换图01JK=1xJK=x1JK=x0JK=0 x时序图时序图翻转翻转钟控钟控JK触发器的状态图和时序图触发器的状态图和时序图JK=10，置，置1；JK=00，保持，保持1JK=01，置，置0；JK=00，保持，保持01100保持保持比比D锁存器新锁存器新增的功能增的功能42钟控钟控JK触发器的触发器的HDL设计设计v设计分析设计分析w根据根据CP=0和和1，分，分2种情况，适合用种情况，适合用if-else语句来描述语句来描述CP=0时保持时保持CP=1时完成时完成JK FF的功能（根据简化特性表有的功能（根据简化特性表有4种功种功能，适于用能，适于用case语句来描述）语句来描述）简化特性表简化特性表(CP=1)保持保持置置0 0置置1 1翻转翻转Qn01Qn0 00 11 01 1功能功能Qn+1J K43钟控钟控JK触发器的源程序触发器的源程序module JK_FF(CP,J,K,Q,QN);input CP,J,K;output Q,QN;reg Q,QN;always (CP or J or K)begin if(CP=0)/保持保持 begin Q=Q;QN=QN;end else if(CP=1)case(J,K)2b00:begin Q=Q;QN=QN;end /保持保持2b01:begin Q=1b0;QN=1b1;end/置置02b10:begin Q=1b1;QN=1b0;end/置置12b11:begin Q=!Q;QN=!QN;end/翻转翻转 endcase endendmodule 采用行为描采用行为描述方式述方式44钟控钟控JK触发器的仿真波形触发器的仿真波形J=1、K=1时时发生空翻发生空翻45空翻时序图（触发器初态为空翻时序图（触发器初态为0，J=K=1）为保证为保证CP=1 期间期间JK触发器只翻转触发器只翻转1次：次：3tpd tCP 4tpd 在实际的电路中难以实现在实际的电路中难以实现&QQSDRD&JKCP10J1，K1时时u当当CP1时，由于触发器初态是时，由于触发器初态是0，Q0使门使门G4截止，截止，/Q1使门使门G3导通。经历导通。经历2个个tpd后，后，Q端由端由0变为变为1；第；第3个个tpd后，后，/Q由由1变为变为0，触发器完成了，触发器完成了第一次第一次翻转。翻转。u当触发器翻转为当触发器翻转为1后，如果后，如果CP1继续保持，则由于继续保持，则由于/Q0使门使门G3截止，截止，Q1使门使门G4导通，第导通，第4个个tpd后，后，/Q由由0变为变为1，第，第5个个tpd后，后，Q由由1变为变为0，又使触发器完成，又使触发器完成第二第二次次翻转。翻转。01101010钟控钟控JK触发器的空翻现象触发器的空翻现象每个与非每个与非门的平均门的平均传输延迟传输延迟为为tpd1 2 3 4 5G3G4G1G246钟控钟控JK触发器的空翻现象原理分析触发器的空翻现象原理分析v当当CP0时，门时，门G3、G4有一个输入端为有一个输入端为0，则它们的输出，则它们的输出/SD为为1，/RD为为1。v当当CP1时，由于触发器初态是时，由于触发器初态是0，Q0使门使门G4截止，截止，/Q1使门使门G3导通。导通。w延迟延迟1个个tpd，门，门G3的输出的输出/SD变为变为0，/RD仍为仍为1；w再延迟再延迟1个个tpd后，则门后，则门G1的输出的输出Q端由端由0变为变为1；wQ=1反馈到反馈到G2的输入端，则经过的输入端，则经过第第3个个tpd后，后，G2的输出端的输出端/Q由由1变为变为0，触发器完成了触发器完成了第一次翻转第一次翻转经过一共经过一共3个个tpd后翻转后翻转1次。次。w同时，同时，Q=1也反馈到也反馈到G4的输入端，则经过的输入端，则经过第第3个个tpd后，后，G4的输出端的输出端/RD由由1变为变为0（接（接 G2的输入端）。的输入端）。v当触发器翻转为当触发器翻转为1后，如果后，如果CP1继续保持继续保持w由于由于G2的输入端的输入端/RD为为0，则经历，则经历第第4个个tpd后，后，G2的输出端的输出端/Q由由0变为变为1；w由于经过第由于经过第3个个tpd后，后，G2的输出端的输出端/Q由由1变为变为0，并反馈到，并反馈到G3的输入端，的输入端，则第则第4个个tpd后，后，G3的输出端的输出端/SD由由0变为变为1（接（接G1的输入端）；的输入端）；w经过经过第第5个个tpd后，后，G1的输出端的输出端Q由由1变为变为0，使触发器完成，使触发器完成第二次翻转第二次翻转。476.3.4 钟控钟控T触发器触发器v在某些应用场合，需要这样一种触发器，当控制信号在某些应用场合，需要这样一种触发器，当控制信号T=1时，每来一个时钟信号时，每来一个时钟信号其状态就其状态就翻转翻转一次；当一次；当T=0时，无论时钟信号有无到来，其状态时，无论时钟信号有无到来，其状态保持保持不变。不变。v把把JK触发器的两个输入端合并为一个输入端触发器的两个输入端合并为一个输入端T，得到，得到T触发器触发器&QQSDRD&TCPQQTCPv工作原理工作原理u当当T0时，相当于时，相当于J=0，K=0，触发器处于，触发器处于保持保持状态；状态；u当当T1时，相当于时，相当于J=1，K=1，触发器为，触发器为翻转翻转功能功能。48钟控钟控T触发器的逻辑功能表示触发器的逻辑功能表示v电路功能电路功能CP=0时保持时保持简化特性表简化特性表(CP=1)QnQn01Qn+1T特性方程特性方程特性表特性表(CP=1)T QnQn+1 0 0 0 1 1 0 1 1 0 1 1 0保持保持翻转翻转如何进行如何进行HDL设计？设计？v只只有有保保持持和和翻翻转转功功能能，没没有有置置0和置和置1功能。功能。v钟钟控控T触触发发器器的的结结构构与与JK触触发发器器相似，也存在相似，也存在空翻空翻现象。现象。时序图时序图保持保持翻转翻转1049钟控钟控T触发器的触发器的HDL设计设计module T_FF(CP,T,Q,QN);input CP,T;output Q,QN;reg Q,QN;always (CP or T)begin if(CP=0)/保持保持 begin Q=Q;QN=QN;end else if(CP=1)case(T)1b0:begin Q=Q;QN=QN;end /保持保持1b1:begin Q=!Q;QN=!QN;end/翻转翻转 endcase endendmodule initial begin Q=1b0;QN=1b1;end50钟控钟控T触发器的仿真波形触发器的仿真波形v在在0200ns时时间间段段，T=0，触触发发器器处处于于保保持持功功能能。触触发发器器刚刚上上电电时时为为随机状态，所以软件仿真给出了保持未知（随机状态，所以软件仿真给出了保持未知（x）的结果。）的结果。v当当T变变为为1时时，触触发发器器按按特特性性表表应应该该翻翻转转，但但因因为为之之前前为为未未知知状状态态，所所以以Q输出也为未知。输出也为未知。v为为仿仿真真正正确确，一一定定要要先先给给Q和和QN赋赋初初值值！但但Quartus II不不支支持持initial语句语句试用试用ModelSim仿真仿真51边沿边沿T触发器的触发器的HDL设计设计module T_FF_edge(CP,T,Q,QN);input CP,T;output Q,QN;reg Q,QN;always (posedge CP)/在在CP上升沿到来时上升沿到来时 begin if(T)begin Q=!Q;QN=!QN;end/翻转翻转 else begin Q=Q;QN=QN;end /保持保持 endendmodule 仿真不正确仿真不正确！为什么？！为什么？QN与与Q同相了！同相了！因因为Quartus II 软件件将将刚上上电时的随机的随机电平都当成了低平都当成了低电平，平，所以所以Q和和QN的初始的初始值一一样，则翻翻转后的波后的波形也一形也一样。52边沿边沿T触发器的触发器的HDL设计设计改进改进module T_FF_edge_new(CP,T,Q,QN);input CP,T;output Q,QN;reg Q,QN;always (posedge CP)/在在CP上升沿到来时上升沿到来时 begin if(T)begin Q=!Q;QN=!Q;end/翻转翻转 else begin Q=Q;QN=!Q;end /保持保持 endendmodule QN与与Q反相反相QN与与Q应保持应保持互非互非536.3.5 钟控钟控T 触发器触发器v把把JK触发器的两个输入端触发器的两个输入端并在一起接高电平（或者并在一起接高电平（或者把把T触发器的触发器的T接高电平），接高电平），得到得到T触发器触发器&QQSDRD&CPQQCPv电路功能电路功能(JK=11或或T=1)CP=0时保持；时保持；CP=1时翻转时翻转 称为称为翻转型触发器翻转型触发器v对于对于TTL电路，与非门的输入端悬空相电路，与非门的输入端悬空相当于接高电平，因此图中接高电平的当于接高电平，因此图中接高电平的JK端没有画出端没有画出T触发器没有输入端。触发器没有输入端。v存在空翻现象存在空翻现象特性方程特性方程如何进行如何进行HDL设计？设计？时序图时序图54电位触发器的特点电位触发器的特点v电位触发器具有结构简单的优点电位触发器具有结构简单的优点v但但是是当当CP1时时，输输入入数数据据的的变变化化会会直直接接引引起起输输出出状状态态的的变变化化，用用它它来来组组成成计计数数器器或或者者移移位位寄寄存存器器就就会会造造成成空空翻翻的的现现象象，因因此此只只能能做做锁锁存存器器，此此时时输输入入变成了透明的变成了透明的。55不同逻辑功能触发器的变迁（不同逻辑功能触发器的变迁（1/2）v基本基本RS触发器触发器具具有保持、置有保持、置0、置、置1功能，其功能，其输入信号输入信号可以可以直接控制直接控制触发触发器的输出器的输出v为消除钟控为消除钟控RS触发器的不定状态，将钟控触发器的不定状态，将钟控RS触发器的输入触发器的输入由由R、S双端输入改为单端输入（双端输入改为单端输入（D）引入引入钟控钟控D触发器触发器，只有置只有置0、置、置1功能功能v有时需要触发器在时钟控制下统一动作有时需要触发器在时钟控制下统一动作引入引入钟控钟控RS触发器触发器，CP=1（或（或0）时触发器的状态随输入变化，但必须遵时触发器的状态随输入变化，但必须遵守守约束条件约束条件：RS=0，即，即RS=11时为不定时为不定状态状态56不同逻辑功能触发器的变迁（不同逻辑功能触发器的变迁（2/2）v钟控钟控D触发器触发器虽然没有约束条件，但功能较虽然没有约束条件，但功能较少少引入引入钟控钟控JK触发器触发器，有有4种逻辑功能：种逻辑功能：保持保持（JK=00）、置、置0（JK=01）、置、置1（JK=10）、翻转翻转（JK=11）功能功能v在某些应用场合，需要这样一种触发器，当控制信号在某些应用场合，需要这样一种触发器，当控制信号T=1时，每来时，每来一个时钟信号其状态就一个时钟信号其状态就翻转翻转一次；当一次；当T=0时，无论时钟信号是否有时，无论时钟信号是否有效，其状态都效，其状态都保持保持不变。把不变。把JK触发器的两个输入端合并为一个输触发器的两个输入端合并为一个输入端入端T，得到，得到T触发器触发器。v把把JK触发器的两个输入端并在一起接高电平（或者把触发器的两个输入端并在一起接高电平（或者把T触发器触发器的的T接高电平），得到接高电平），得到T触发器触发器，CP=0时时保持保持；CP=1时时翻转翻转576.4 集成触发器集成触发器6.4.1 主从主从JK触发器触发器6.4.2 边沿边沿JK触发器触发器 6.4.3 维持阻塞维持阻塞D触发器触发器 内容概要内容概要58集成触发器集成触发器v把多个同一类型的触发器做在一片硅片上就形成了集成触把多个同一类型的触发器做在一片硅片上就形成了集成触发器。发器。v集成触发器有集成触发器有主从主从JK 触发器、触发器、边沿边沿JK触发器和触发器和维持维持-阻塞阻塞D触发器等。触发器等。v为了克服钟控触发器的空翻现象，提高触发器工作的可靠为了克服钟控触发器的空翻现象，提高触发器工作的可靠性，希望在每个性，希望在每个CP周期里输出端的状态只改变一次，为此周期里输出端的状态只改变一次，为此提出了主从触发器。提出了主从触发器。v主从触发器是由两级电位触发器（主触发器、从触发器）主从触发器是由两级电位触发器（主触发器、从触发器）串联而成。串联而成。v主从主从FF克服了钟控克服了钟控FF的空翻现象，但存在的空翻现象，但存在一次翻转一次翻转问题问题（主触发器在（主触发器在CP=1期间只可能翻转期间只可能翻转1次，且一旦翻转就不次，且一旦翻转就不会翻回原来的状态），降低了抗干扰能力。会翻回原来的状态），降低了抗干扰能力。CPSRQ_ QKJQQSRCP 主主JKCP从从Q Q RSG7G8G5G6G3G4G1G2v由由2个同样的钟控个同样的钟控RS触发器构成，主触发器与从触发器构成，主触发器与从触发器的触发器的CP反相；反相；v将将Q和和/Q作为一对附加的控制信号接回到输入端。作为一对附加的控制信号接回到输入端。6.4.1 主从主从JK触发器触发器主触发器主触发器了解即可了解即可从触发器从触发器QQJK CP59QQSRCP 主主JKCP从从Q Q RSQn+1Q n+1J KCPCP=10 00 11 01 100Q n100 11001010111Q nQn01Qn保持保持置置0 置置1翻转翻转主从主从JK触发器的工作原理触发器的工作原理60v若若JK=00，当，当CP=1 时，触发器保持原态不变，时，触发器保持原态不变，Qn+1=Qn；v若若JK=01，当，当CP=1 时，主触发器置时，主触发器置0，待，待CP=0后从触发器也后从触发器也置置0，Qn+1=0；v若若JK=10，当，当CP=1 时，主触发器置时，主触发器置1，待，待CP=0后从触发器也后从触发器也置置1，Qn+1=1；v若若JK=11，当，当CP的下降沿到达时，的下降沿到达时，JK触发器的状态翻转。触发器的状态翻转。（1）Qn=1，Qn+1=0；（2）Qn=0，Qn+1=1。CPSRQ_ QKJG7G8G5G6G3G4G1G2J=1、K=1时的原理分析时的原理分析61v若若JK=11，需要考虑，需要考虑2种情况：种情况：（1）Qn=1，门，门G7被被/Q端的低电平封锁，当端的低电平封锁，当CP=1 时，仅时，仅G8输出低电平信号，故输出低电平信号，故G6 输输出出/Q=1（R=1），），G5输出输出Q=0（S=0），），主触发器主触发器置置0；待；待CP=0后从触发器也置后从触发器也置0，Qn+1=0；（2）Qn=0，门，门G8被被Q端的低电平封锁，当端的低电平封锁，当CP=1 时，仅时，仅G7输出低电平信号，故输出低电平信号，故G5输输出出Q=1（S=1），G6输出输出/Q=0（R=0），主触发器置），主触发器置1；待；待CP=0后从触后从触发器也跟着置发器也跟着置1，Qn+1=1。（1）Q=1（2）Q=0 0010SR0v若若JK=11，无论，无论Qn为为1或或0，当，当CP的下降的下降沿到达时，沿到达时，JK触发器的状态都翻转。触发器的状态都翻转。62主从主从JK触发器的逻辑功能表示触发器的逻辑功能表示Qn+1=JQn+KQn特性方程特性方程01J=K=0J=0 K=J=1 K=J=K=1状态转换图状态转换图时序图时序图CPJK123主主Q n+1从从Qn+1置置1，只翻转，只翻转1次次CP下降沿下降沿时动作时动作1001置置0，只翻转，只翻转1次次63主从主从JK触发器的动作特点触发器的动作特点（1）触发器的翻转分两步动作）触发器的翻转分两步动作uCP=1 期间主触发器接收输入端（期间主触发器接收输入端（J、K）的信号，被置成相应的）的信号，被置成相应的状态，而从触发器不动；状态，而从触发器不动；uCP下降沿到来时从触发器按照主触发器的状态翻转，所以下降沿到来时从触发器按照主触发器的状态翻转，所以Q、/Q端状态的改变发生在端状态的改变发生在CP的下降沿。的下降沿。（2）主触发器本身是一个电位触发）主触发器本身是一个电位触发RS触发器，在触发器，在CP=1的全的全部时间里主触发器都可以接收输入信号。但因为部时间里主触发器都可以接收输入信号。但因为Q、/Q接接回到输入门上，所以在回到输入门上，所以在Q=0 时主触发器只能接受置时主触发器只能接受置1输入输入信号信号（J=1），在），在Q=1时主触发器只能接受置时主触发器只能接受置0输入信号输入信号（K=1）。结果是）。结果是在在CP=1期间主触发器只有可能翻转一期间主触发器只有可能翻转一次次，一旦翻转则不会回到原来的状态。，一旦翻转则不会回到原来的状态。v只只要要保保证证在在CP=1期期间间首首次次出出现现的的输输入入信信号号是是正正确确的的，则主从触发器的输出肯定是正确的。则主从触发器的输出肯定是正确的。QQSRCP 主主JKCP从从Q Q RSQ n+1Q n+1Qn+100100111 0100CP下降沿下降沿时动作时动作只翻转只翻转1次次CPJK123主从主从JK触发器的触发器的“一次翻转一次翻转”问题问题64第第1个个CP为为“1”期间，开始期间，开始J=1，K=0，主触发器置，主触发器置1；从触发器不动，从触发器不动，Q仍为仍为0；当当J=0，K=1，主触发器并没有置，主触发器并没有置0，因为因为Q=0反馈到反馈到G8门的输入端，门的输入端，使使主触发器保持主触发器保持1；在在CP下降沿，从触发器动作，下降沿，从触发器动作，Q 变为变为1在在CP=1期间，无论期间，无论J、K的状态变化多少次，的状态变化多少次，Q 的状态只变化一的状态只变化一次；次；从触发器不动，从触发器不动，Q的状态不发生变化的状态不发生变化。当。当CP，从触发器与主，从触发器与主触发器的状态相一致，此时的触发器的状态相一致，此时的J、K状态有可能不符合功能表。状态有可能不符合功能表。第第2个个CP为为“1”期间，期间，J=0，K=1，主触发器置，主触发器置0，Q变为变为0，从触发器不动，从触发器不动，Q仍为仍为1；接着；接着JK变为变为10，由于主触发器只翻转一次，所以，由于主触发器只翻转一次，所以Q保持保持0。假设触发器初态为假设触发器初态为0，即，即Q=0，Q=0。65主从主从JK触发器的触发器的“一次翻转一次翻转”原理分析原理分析v假设触发器初态为假设触发器初态为0，即，即Q=0，Q=0。（1）在第）在第1个个CP为为“1”期间，开始期间，开始J=1，K=0，主触发器，主触发器置置1，Q=1，从触发器不动，从触发器不动，Q仍为仍为0；接着；接着J=0