数学微机原理课件

第第2章章 16位和位和32位微处理器位微处理器 本章内容本章内容 CPU的编程结构标志寄存器的含义CPU的操作时序CPU的中断分类和中断向量 硬件中断和软件中断的区别，软件中断的特点80386 的功能部件 32位微型机的三种工作方式 教学重点1、8086/8088微处理器的组成及存储器组织2、8086/8088CPU的两种工作模式3、8086/8088CPU的外部结构及引脚功能4、时序的概念及典型时序分析2.1 8088/8086的编程结构8088的编程结构从功能分成两个单元（1）总线接口单元BIU管理8088与系统总线的接口，负责CPU对存储器和外设进行访问（2）执行单元EU负责指令的译码、执行和数据的运算n两个单元相互独立，分别完成各自操作n两个单元可以并行执行，实现指令取指和执行的流水线操作1.总线接口部件总线接口部件总线接口部件负责与存储器、I/O端口传送数 据，由下列4部分组成：4个段地址寄存器（CS、DS、ES、SS）16位的指令指针寄存器 IP(Instruction Pointer)20位的地址加法器 6字节的指令队列缓冲器2.执行部件执行部件 执行部件负责指令的执行，由下列4部分组成：4个通用寄存器，即AX、BX、CX、DX；4个专用寄存器，即基数指针寄存器BP（base pointer）堆栈指针寄存器SP(stack pointer)源变址寄存器SI(source index)目的变址寄存器DI(destination index)；标志寄存器；算术逻辑部件(arithmetic logic unit)。(3)8086/8088BIU的特点的特点8086/8088的指令队列分别为6/4个字节，在执行指令的同时，可从内存中取出后续的指令代码，放在指令队列中。地址加法器用来产生20位物理地址。8086/8088可用20位地址寻址1M字节的内存空间，而CPU内部的寄存器都是16 位，需要由20位的地址加法器完成抵制运算。如：CS0FE00H，IP0400H，则表示要取指令代码的物理地址为0FE400H。(4)BIU与与EU的动作协调原则的动作协调原则每当8086的指令队列中有两个空字节，或8088的指令队列中有一个空字节时，BIU就会自动把指令取到指令队列中。其取指的顺序是按指令在程序中出现的前后顺序。(4)BIU与与EU的动作协调原则的动作协调原则每当EU准备执行一条指令时，它会从BIU部件的指令队列前部取出指令的代码，执行指令的过程中，如果必须访问存储器或者IO端口，那么EU就会请求BIU，进入总线周期，完成访问内存或者IO端口的操作；如果BIU正处于空闲状态，立即响应EU的总线请求。如BIU正取指令，则BIU完成取指总线周期，再响应EU的访问总线请求。当指令队列已满，且EU又没有总线访问请求时，BIU便进入空闲状态。在执行转移指令、调用指令和返回指令时，由于待执行指令的顺序发生了变化，则指令队列中已经装入的字节被自动消除，BIU会接着往指令队列装入转向的另一程序段中的指令代码。(4)BIU与与EU的动作协调原则的动作协调原则 将8086/8088 CPU分成二个独立的功能部件使二者能够并行工作并行工作，把取指令工作和分析指令、执行指令工作重叠进行，从而提高CPU的工作效力，加快指令的执行速度。指令队列的工作原理是先进先出，写入的指令只能存放在队列尾，读出的指令是队列头存放的指令。EU和BIU之间就是通过指令队列联系起来，多数情况下，BIU在不停地向队列写入指令，而EU每执行完一条指令后，就向队列读取下一条指令。二者的动作既独立，又协调。(4)BIU与与EU的动作协调原则的动作协调原则80868086内部寄存器有：内部寄存器有：4 4个通用寄存器个通用寄存器 4 4个专用寄存器个专用寄存器 4 4个段寄存器个段寄存器 1 1个指令指针寄存器个指令指针寄存器 1 1个标志寄存器个标志寄存器(5)8086/8088CPU(5)8086/8088CPU内部寄存器内部寄存器 8086的通用寄存器n80868086的的1616位通用寄存器是：位通用寄存器是：AXAXBXBXCXCXDXDX 其中其中AXAX称为累加器，称为累加器，BXBX称为基址寄存器，称为基址寄存器，CXCX称为计数寄存器，称为计数寄存器，DXDX称为数据寄存器称为数据寄存器 n80868086的的8 8位通用寄存器是：位通用寄存器是：AHAHBHBHCHCHDHDHALALBLBLCLCLDLDLn对对其其中中某某8 8位位的的操操作作，并并不不影影响响另另外外对对应应8 8位位的数据。的数据。数据寄存器n数数据据寄寄存存器器用用来来存存放放计计算算的的结结果果和和操操作作数数，也也可可以以存放地址。存放地址。n每个寄存器又有它们各自的专用目的：每个寄存器又有它们各自的专用目的：nAXAX累累加加器器，使使用用频频度度最最高高，用用于于算算术术、逻逻辑辑运算以及与外设传送信息等；运算以及与外设传送信息等；nBXBX基址寄存器，常用做存放存储器地址；基址寄存器，常用做存放存储器地址；nCXCX计计数数器器，作作为为循循环环和和串串操操作作等等指指令令中中的的隐隐含计数器；含计数器；nDXDX数数据据寄寄存存器器，常常用用来来存存放放双双字字长长数数据据的的高高1616位，或存放外设端口地址。位，或存放外设端口地址。u指针寄存器指针寄存器SP和BP SP是堆栈指针寄存器，它和堆栈段寄存器SS一起来确定堆栈在内存中的位置；BP是基数指针寄存器，用于存放基地址。u变址寄存器变址寄存器SI和DI SI是源变址寄存器 DI是目的变址寄存器，用于指令的变址寻址方式。8086的专用寄存器的专用寄存器 段寄存器段寄存器DS DS 数据段寄存器数据段寄存器 (Data Segment)(Data Segment)CS CS 代码段寄存器代码段寄存器 (Code Segment)(Code Segment)ES ES 附加段寄存器附加段寄存器 (Extra Segment)(Extra Segment)SS SS 堆栈段寄存器堆栈段寄存器 (Stack Segment)(Stack Segment)这些段寄存器的内容与有效的地址一起，这些段寄存器的内容与有效的地址一起，用于确定内存的物理地址。通常用用于确定内存的物理地址。通常用CSCS、DSDS、ESES以及以及SSSS用于确定代码段、数据段、附加段用于确定代码段、数据段、附加段以及堆栈段的基地址。以及堆栈段的基地址。指令指针指令指针IPIPn指指令令指指针针寄寄存存器器IPIP，指指示示代代码码段段中中指指令的偏移地址。令的偏移地址。n它它与与代代码码段段寄寄存存器器CSCS联联用用，确确定定下下一一条指令的物理地址。条指令的物理地址。n计计算算机机通通过过CS CS:IPIP寄寄存存器器来来控控制制指指令令序列的执行流程。序列的执行流程。nIPIP寄存器是一个专用寄存器。寄存器是一个专用寄存器。标志寄存器标志寄存器n标标志志（FlagFlag）用用于于反反映映指指令令执执行行结结果果或控制指令执行形式。或控制指令执行形式。n80868086处处理理器器的的各各种种标标志志形形成成了了一一个个1616位位的的标标志志寄寄存存器器FLAGSFLAGS（程程序序状状态态字字PSWPSW寄存器寄存器）。OF1115 12DF10IF9TF8SF7ZF65AF43PF21CF0 程序设计需要利用标志的状态程序设计需要利用标志的状态标志的分类n6 6个个状状态态标标志志：用用来来记记录录程程序序运运行行结结果果的的状状态态信信息息，许许多多指指令令的的执执行行都都将将相相应应地地设设置它的状态。共有置它的状态。共有6 6个状态标志位：个状态标志位：CF ZF SF PF OF AFCF ZF SF PF OF AFn3 3个个控控制制标标志志：可可由由程程序序根根据据需需要要用用指指令令设置，用于控制处理器执行指令的方式设置，用于控制处理器执行指令的方式DF IF TFDF IF TF进位标志CF（Carry Flag）n当当运运算算结结果果的的最最高高有有效效位位有有进进位位（加加法法）或或借借位位（减减法法）时时，进进位位标标志志置置1 1，即即CF CF=1 1；否则；否则CF=0CF=0。49H+6DH49H+6DHB6HB6H，没有进位：没有进位：CF=0CF=0BBH+6AHBBH+6AH（1 1）25H25H，有进位：有进位：CF=1CF=1零标志ZF（Zero Flag）n若运算结果为若运算结果为0 0，则，则ZF=1ZF=1；否则否则ZF=0ZF=049H+6DH49H+6DHB6HB6H，结果不是零：，结果不是零：ZF=0ZF=075H+8BH75H+8BH（1 1）00H00H，结果是零：，结果是零：ZF=1ZF=1注意：注意：ZFZF为为1 1表示的结果是表示的结果是0符号标志SF（Sign Flag）n运运算算结结果果最最高高位位为为1 1，则则SF SF=1 1；否否则则SF=0SF=0 有符号数据用最高有效位表示数据的符号有符号数据用最高有效位表示数据的符号所以，最高有效位就是符号标志的状态所以，最高有效位就是符号标志的状态49H+6DH49H+6DHB6HB6H，结果不是零：，结果不是零：ZF=0ZF=075H+8BH75H+8BH（1 1）00H00H，结果是零：，结果是零：ZF=1ZF=1奇偶标志PF（Parity Flag）n当当运运算算结结果果最最低低字字节节中中“1 1”的的个个数数为为零零或或偶数时，偶数时，PF=1PF=1；否则；否则PF=0PF=03AH+7CH3AH+7CHB6HB6H10110110B10110110B结果中有结果中有5 5个个1 1，是奇数：是奇数：PF=0PF=0 PFPF标标志志仅仅反反映映最最低低8 8位位中中“1 1”的的个个数数是是偶或奇，即使是进行偶或奇，即使是进行1616位字操作位字操作溢出标志OF（Overflow Flag）n若算术运算的结果有溢出，若算术运算的结果有溢出，则则OFOF1 1；否则；否则 OFOF0 049H+6DH49H+6DH B6HB6H，产生溢出：，产生溢出：OF=1OF=175H+8BH 75H+8BH（1 1）00H00H，没有溢出：，没有溢出：OF=0OF=0什么是溢出？n处理器内部以补码表示有符号数处理器内部以补码表示有符号数n8 8位补码表达的整数范围是：位补码表达的整数范围是：127127128128n1616位补码表达的范围是：位补码表达的范围是：32767327673276832768n如果运算结果超出这个范围，就产生了溢出如果运算结果超出这个范围，就产生了溢出n有溢出，说明有符号数的运算结果不正确有溢出，说明有符号数的运算结果不正确49H49H6DH6DHB6HB6H，就是，就是7373109109182182，已经超出已经超出128128127127范围，产生溢出，故范围，产生溢出，故OFOF1 1；另一方面，补码另一方面，补码B6HB6H表达真值是表达真值是-74-74，显然运算结果也，显然运算结果也不正确。不正确。溢出和进位n溢溢出出标标志志OFOF和和进进位位标标志志CFCF是是两两个个意意义义不同的标志。不同的标志。n进进位位标标志志表表示示无无符符号号数数运运算算结结果果是是否否超出范围，运算结果仍然正确。超出范围，运算结果仍然正确。n溢溢出出标标志志表表示示有有符符号号数数运运算算结结果果是是否否超出范围，运算结果已经不正确。超出范围，运算结果已经不正确。溢出和进位的对比例例1 1：49H+6DH49H+6DHB6HB6H无符号数运算：无符号数运算：7373109109182182范围内，无进位范围内，无进位有符号数运算：有符号数运算：7373109109182182范围外，有溢出范围外，有溢出例例2 2：BBH+6AHBBH+6AH（1 1）25H25H无符号数运算：无符号数运算：187187106106293293范围外，有进位范围外，有进位有符号数运算：有符号数运算：69691061063737范围内，无溢出范围内，无溢出溢出的判断n判判断断运运算算结结果果是是否否溢溢出出有有一一个个简简单单的的规则：规则：n只只有有当当两两个个相相同同符符号号数数相相加加（包包括括不不同同符符号号数数相相减减），而而运运算算结结果果的的符符号号与与原原数数据据符符号号相相反反时时，产产生生溢溢出出，因因为，此时的运算结果显然不正确。为，此时的运算结果显然不正确。n其他情况下，则不会产生溢出其他情况下，则不会产生溢出辅助进位标志AF（Auxiliary Carry Flag）49H+6DH49H+6DHB6HB6H，D D3 3有进位：有进位：AF=1AF=1 运运算算时时D D3 3位位（低低半半字字节节）有有进进位位或借位时，或借位时，AF=1AF=1；否则；否则AF=0AF=0。这这个个标标志志主主要要由由处处理理器器内内部部使使用用，用用于于十十进进制制算算术术运运算算调调整整指指令令中中，用用户一般不必关心。户一般不必关心。方向标志DF（Direction Flag）n用用于于串串操操作作指指令令中中，控控制制地地址址的的变变化化方向：方向：设置设置DFDF0 0，存储器地址自动增加；，存储器地址自动增加；设置设置DFDF1 1，存储器地址自动减少。，存储器地址自动减少。CLDCLD指令复位方向标志：指令复位方向标志：DFDF0 0STDSTD指令置位方向标志：指令置位方向标志：DFDF1 1中断允许标志IF（Interrupt-enable Flag）n用用于于控控制制外外部部可可屏屏蔽蔽中中断断是是否否可可以以被被处理器响应：处理器响应：设置设置IFIF1 1，则允许中断；，则允许中断；设置设置IFIF0 0，则禁止中断。，则禁止中断。CLICLI指令复位中断标志：指令复位中断标志：IFIF0 0STISTI指令置位中断标志：指令置位中断标志：IFIF1 1陷阱标志TF（Trap Flag）n用于控制处理器进入单步操作方式：用于控制处理器进入单步操作方式：设置设置TFTF0 0，处理器正常工作；，处理器正常工作；设置设置TFTF1 1，处理器单步执行指令。，处理器单步执行指令。单单步步执执行行指指令令处处理理器器在在每每条条指指令令执执行行结结束束时时，便便产产生生一一个个编编号号为为1 1的的内内部部中中断断这这种种内内部部中中断断称称为为单单步步中中断断,所所以以TFTF也也称称为为单单步步标志标志n利用单步中断可对程序进行逐条指令的调试利用单步中断可对程序进行逐条指令的调试n这种逐条指令调试程序的方法就是这种逐条指令调试程序的方法就是单步调试单步调试DEBUG中各标志位的符号表示标志位名置位符号(=1)复位符号(=0)溢出标志OFOVNV方向标志DFDNUP中断标志IFEIDI符号标志SFNGPL零标志ZFZRNZ辅助标志AFACNA 奇偶标志PFPEPO进位标志CFCYNC3.80863.8086的总线周期的概念的总线周期的概念 典型的8086总线周期序列：T1状态，发地址信息 T2状态，总线的高4位输出状态信息 T3状态，高4位 状态信息，低16位 数据 T3之后，可能插入TW 在T4状态，结束。1.最大模式和最小模式的概念最大模式和最小模式的概念最小模式：系统中只有一个微处理器，所最小模式：系统中只有一个微处理器，所有的总线控制信号直接由有的总线控制信号直接由8086/8088CPU产生，系统中的总线控产生，系统中的总线控制电路被减到最少制电路被减到最少 最大模式：系统中至少包含两个微处理器，最大模式：系统中至少包含两个微处理器，其中一个为主处理器其中一个为主处理器8086/8088CPU，其它微处理器为协处理器，协助主处理其它微处理器为协处理器，协助主处理器工作器工作 2.1.2 8086的引脚信号和工作模式 8087:8087:数值运算协处理器，实现多种类数值运算协处理器，实现多种类型的数值运算型的数值运算(整型、浮点型数值整型、浮点型数值)，超，超越函数（三角函数、对数函数）的计算越函数（三角函数、对数函数）的计算等等 80898089协处理器协处理器：有专门用于输入：有专门用于输入/输出操输出操作的指令系统，可直接为输入作的指令系统，可直接为输入/输出设备输出设备服务，使主处理器不再承担这类工作。服务，使主处理器不再承担这类工作。常用在输入常用在输入/输出操作比较频繁的系统中输出操作比较频繁的系统中 2、8086/8088CPU的引脚信号和功的引脚信号和功能能 8086/8088CPU芯片都是双列芯片都是双列直插式集成电路芯片，直插式集成电路芯片，40个引脚，个引脚，其中其中32个引脚在两种工作模式下的个引脚在两种工作模式下的名称和功能相同，名称和功能相同，8个引脚在不同的个引脚在不同的工作模式下具有不同的名称和功能。工作模式下具有不同的名称和功能。8086/8088的引脚图的引脚图(2)、两种模式下，名称和功能相同的、两种模式下，名称和功能相同的32个引脚个引脚VCC(40)、GND(1、20)：电源、接地引脚，电源、接地引脚，8088/8086CPU采用单一的采用单一的+5V电源，但有两电源，但有两个接地引脚。个接地引脚。AD15AD0(Address Data Bus，2-16,39，三态三态)：地址地址/数据复用信号输入数据复用信号输入/输出引脚，分输出引脚，分时输出低时输出低16位地址信号及进行数据信号的输入位地址信号及进行数据信号的输入/输出。输出。A19/S6A16/S3(Address Status Bus，3538，三态，三态)：地址地址/状态复用信号输出引脚，分状态复用信号输出引脚，分时输出地址的高时输出地址的高4位及状态信息，其中位及状态信息，其中S6为为0用用以指示以指示8086/8088CPU当前与总线连通；当前与总线连通；S5为为1表明表明8086/8088CPU可以响应可屏蔽中断；可以响应可屏蔽中断；S4、S3共有四个组合状态，用以指明当前使用共有四个组合状态，用以指明当前使用的段寄存器，的段寄存器，00ES，01SS，10CS，11DS。BHE/S7（Bus High Enable/Status 34）:高高8位数据允许位数据允许/状态复用信号（输出）。分时输出状态复用信号（输出）。分时输出有效信号，表示高有效信号，表示高8为数据线为数据线D15D8上的数据上的数据有效和有效和S7 状态信号，但状态信号，但S7未定义任何实际意义。未定义任何实际意义。利用利用BHE信号和信号和AD0信号，可知系统当前的操作信号，可知系统当前的操作类型：类型：00：从偶地址单元开始读：从偶地址单元开始读/写一个字写一个字 AD15 AD001：从奇地址单元或端口读：从奇地址单元或端口读/写一个字节写一个字节AD15 AD810：从偶地址单元或端口读：从偶地址单元或端口读/写一个字节写一个字节AD7 AD011：无效：无效NMI(Non-Marskable Interrupt，17)非屏蔽非屏蔽中断请求信号（输入），上升沿触发。中断请求信号（输入），上升沿触发。INTR（Interrupt Request，18）:可屏蔽中可屏蔽中断请求信号（输入），高电平有效。断请求信号（输入），高电平有效。CPU在执在执行每条指令的最后一个行每条指令的最后一个T状态对其采样，如果状态对其采样，如果有效且有效且IF=1，结束当前指令周期后响应。，结束当前指令周期后响应。RD(Read，32）:读控制信号（输出），低电读控制信号（输出），低电平有效，指明要执行一个读操作平有效，指明要执行一个读操作CLK/(Clock，19)：时钟信号（输入），占空：时钟信号（输入），占空比约比约33%的信号，的信号，8086/8088的时钟频率（称的时钟频率（称为主频）为为主频）为5MHzRESET（21）:复位信号（输入），高电平有复位信号（输入），高电平有效。效。8088/8086CPU要求复位信号至少保持要求复位信号至少保持4个时钟周期才能起到复位的作用。个时钟周期才能起到复位的作用。CPU结束当结束当前操作，对标志寄存器、前操作，对标志寄存器、IP、DS、SS、ES寄寄存器及指令队列进行清零操作，将存器及指令队列进行清零操作，将CS设置为设置为0FFFFH。READY（22）:“准备好准备好”信号信号（输入）（输入），高，高电平有效，来自于内存单元或电平有效，来自于内存单元或I/O端口表明内存单端口表明内存单元或元或I/O端口已经准备好进行读写操作。端口已经准备好进行读写操作。TEST（23）:测试信号测试信号（输入）（输入），低电平有效。，低电平有效。由由WAIT指令检测，指令检测，CPU执行执行WAIT指令时，处于指令时，处于等待状态，检测到等待状态，检测到TEST引脚输入变低时，脱离引脚输入变低时，脱离等待状态，继续执行等待状态，继续执行WAIT指令下面的指令。指令下面的指令。MN/MX（Minimum/Maximum Model Control）最小最小/最大模式设置信号最大模式设置信号（输入），（输入），接接+5V时，时，CPU工作于最小模式，接地时，工作于最小模式，接地时，CPU工作于最大工作于最大模式下。模式下。(3)、最小模式下的、最小模式下的24-31引脚引脚INTA（Interrupt Acknowledge，24）中断响）中断响应信号（输出），低电平有效，应信号（输出），低电平有效，CPU响应中断响应中断请求后，向中断源发出响应信号，通知中断源请求后，向中断源发出响应信号，通知中断源提供中断类型码，该信号为两个连续的负脉冲。提供中断类型码，该信号为两个连续的负脉冲。ALE（Address Lock Enable，25）:地址锁存地址锁存允许信号（输出），高电平有效，允许信号（输出），高电平有效，CPU通过该通过该引脚向地址锁存器引脚向地址锁存器8282发出地址锁存允许信号，发出地址锁存允许信号，把地址把地址/数据复用总线上输出的地址信息，锁存数据复用总线上输出的地址信息，锁存到地址锁存器到地址锁存器8282中。中。注意：注意：ALE信号不能被浮空。信号不能被浮空。DEN（Data Enable，26）:数据允许信号数据允许信号，低电平，低电平有效，为总线收发器有效，为总线收发器8286提供一个控制信号，表示提供一个控制信号，表示CPU当前准备发送或接收一项数据。当前准备发送或接收一项数据。DT/R（Data Transmit/Receive，27）:数据收数据收/发控发控制信号，用于控制数据传送方向，高电平，表示数据制信号，用于控制数据传送方向，高电平，表示数据由由CPU经总线收经总线收/发器输出；低电平，数据输入发器输出；低电平，数据输入 M/IO（Memory/Input&Output，28）:M/IO端口端口选择信号选择信号,低电平低电平 时，表明时，表明CPU要进行要进行I/O端口的读端口的读写操作，低位地址总线上出现的是写操作，低位地址总线上出现的是I/O端口的地址；端口的地址；高电平时，表明高电平时，表明CPU要进行存储器的读写操作，地址要进行存储器的读写操作，地址总线上出现的是要访问存储器的地址。总线上出现的是要访问存储器的地址。WR(Write，29):写控制信号，低电平有效，写控制信号，低电平有效，实现对存储单元、实现对存储单元、I/O端口写操作控制。端口写操作控制。HOLD(Hold Request，31):总线保持请求信总线保持请求信号，高电平有效。系统中其它总线部件向号，高电平有效。系统中其它总线部件向CPU发来的总线请求信号输入。发来的总线请求信号输入。HLDA（Hold Acknowledge，30）:总线保总线保持响应信号（输出），高电平有效，持响应信号（输出），高电平有效，CPU同同意其他总线部件的总线占用请求，并让出总意其他总线部件的总线占用请求，并让出总线控制权。线控制权。(4)、最大模式下的、最大模式下的24-31引脚引脚QS1、QS0（Instruction Queue Status，24、25）:指令队列状态信号输出，这两个信号指令队列状态信号输出，这两个信号的组合给出了前一个的组合给出了前一个T状态中指令队列的状态，状态中指令队列的状态，以便于外部对指令队列的跟踪以便于外部对指令队列的跟踪 00：无操作：无操作 01：从指令队列取走第一个字节中的代码：从指令队列取走第一个字节中的代码 10：队列为空：队列为空 11：除第一个字节外，还取走了后续字节中的：除第一个字节外，还取走了后续字节中的代码代码S2、S1、S0（bus cycle status,26-28)：总：总线周期状态信号，这些信号的组合，指出当前线周期状态信号，这些信号的组合，指出当前总线周期，所进行数据传输过程的类型，总线总线周期，所进行数据传输过程的类型，总线控制器控制器8288利用这些信号产生对存储单元、利用这些信号产生对存储单元、I/O端口的读写控制信号。端口的读写控制信号。000:中断响应中断响应 001:读读I/O端口端口 010:写写I/O端口端口 011:暂停暂停 100:取指取指 101:读存储器读存储器 110:写存储器写存储器 111:无源状态无源状态 LOCK(Lock,29)：总线封锁输出信号，低电：总线封锁输出信号，低电平有效，低电平时，系统中其它总线部件不能平有效，低电平时，系统中其它总线部件不能占用总线。该信号是由指令前缀占用总线。该信号是由指令前缀LOCK产生的，产生的，在在LOCK前缀后面的一条指令执行完毕之后，前缀后面的一条指令执行完毕之后，撤消此信号。此外，在撤消此信号。此外，在2个中断响应脉冲之间，个中断响应脉冲之间，该信号自动变为低电平，防止一个完整的中断该信号自动变为低电平，防止一个完整的中断响应过程被中断。响应过程被中断。RQ/GT0、RQ/GT1(Request/Grant,30、31)：总线请求：总线请求/总线允许信号。供总线允许信号。供CPU以外以外的两个处理器，用来发出使用总线的请求信的两个处理器，用来发出使用总线的请求信号和接收号和接收CPU对总线请求的响应。这两个引对总线请求的响应。这两个引脚都是双向的，请求与应答信号在同一引脚脚都是双向的，请求与应答信号在同一引脚上分时传输，方向相反。上分时传输，方向相反。RQ/GT0的优先权高于的优先权高于RQ/GT1总结总结n具有分时复用总线功能的引脚：具有分时复用总线功能的引脚：AD0AD15、A16/S3A19/S6、BHE/S7；n具有三态性的引脚：具有三态性的引脚：AD0AD15、A16S3A19S6、BHE/S7、RD、WR、M/IO、DT/R、DEN、INTA等；等；n最大模式下和最小模式下含义不同的引脚：最大模式下和最小模式下含义不同的引脚：24腿腿31腿；腿；n8086和和8088不同的引脚：不同的引脚：28腿，腿，39腿，腿，28腿，腿，34腿；腿；8086/80888086/8088引脚功能区别：引脚功能区别：1 1、外外部部数数据据总总线线的的宽宽度度不不同同。8086的的外外部部数数据据总总线线为为16位位（AD15AD0）；8088的的外外部部数数据据总总线线为为8位（位（AD7AD0）。）。2 2、第第28引引脚脚不不同同。8086的的第第28引引脚脚为为M/IOM/IO，即即该该引引脚脚信信号号为为高高电电平平，表表示示对对存存储储器器操操作作，为为低低电电平平则则是是对对I/O端端口口操操作作；8088的的第第28引引脚脚为为M/IOM/IO，即即该该引引脚脚信信号号为为高高电电平平，表表示示对对I/O端端口口操操作作，为为低低电电平则是对存储器操作。平则是对存储器操作。3、第第34引引脚脚不不同同。8086的的第第34引引脚脚为为BHE/SBHE/S7 7，其其功功能能已已如如前前述述；8088的的第第34引引脚脚为为SSSSO O，在在最最小小模模式式下的功能已如前述，在最大模式该引脚恒为下的功能已如前述，在最大模式该引脚恒为“1”。80868086在最小模式下的典型配置在最小模式下的典型配置 MN/MX端接端接+5V，决定了工作模式；，决定了工作模式；有一片有一片8284A，作为时钟信号发生器；，作为时钟信号发生器；有三片有三片8282或或74LS273，用来作为地址信号的，用来作为地址信号的锁存器；锁存器；当系统中所连的存储器和外设端口较多时，需要当系统中所连的存储器和外设端口较多时，需要增加数据总线的驱动能力，这时，需用增加数据总线的驱动能力，这时，需用2片片8286/8287作为数据总线收发器作为数据总线收发器工作原理说明：工作原理说明：该该CPU系系统统以以8086为为核核心心，外外部部晶晶体体振振荡荡器器产产生生的的振振荡荡信信号号经经8284分分频频后后，作作为为主主频频信信号号CLK提提供供给给8086，外外部部来来的的准准备备好好信信号号READY和和复复位位信信号号RESET也经也经8284A整理后送往整理后送往8086。8086的的20位位地地址址信信号号A19A16，AD15AD0，以以及及高高位位字字节节允允许许信信号号，在在地地址址锁锁存存信信号号ALE控控制制下下经经8282锁存后输出，即为地址总线。锁存后输出，即为地址总线。8086的的16位位数数据据线线AD15AD0在在8286的的控控制制下下可可以进行双向数据传送，即为数据总线。以进行双向数据传送，即为数据总线。8086在最大模式下的典型配置在最大模式下的典型配置 最小模式所拥有的配置；最小模式所拥有的配置；有一片有一片8288总线控制器来对总线控制器来对CPU发出的控制信号发出的控制信号进行变换和组合，以得到对存储器或进行变换和组合，以得到对存储器或I/O 端口的读端口的读/写信号和对锁存器写信号和对锁存器8282及数据总线收发器及数据总线收发器8286的的控制信号。控制信号。有有8259A（可选）用以对多个中断源进行中断优（可选）用以对多个中断源进行中断优先级的管理，但如果中断源不多，也可以不用中断先级的管理，但如果中断源不多，也可以不用中断优先级管理部件。优先级管理部件。2.1.3 80862.1.3 8086的操作和时序的操作和时序 8086的主要操作的主要操作 系统的复位和启动操作；系统的复位和启动操作；暂停操作；暂停操作；总线操作；总线操作；中断操作；中断操作；最小模式下的总线保持；最小模式下的总线保持；最大模式下的总线请求最大模式下的总线请求/允许。允许。1.系统的复位和启动操作系统的复位和启动操作 2.总线操作总线操作(1)最小方式下的总线读操作(2)最小方式下的总线写操作(3)最大模式下的总线读操作(4)最大模式下的总线写操作(1)最小方式下的总线读操作最小方式下的总线读操作(2)最小方式下的总线写操作最小方式下的总线写操作(3)最大模式下的总线读操作最大模式下的总线读操作(4)最大模式下的总线写操作最大模式下的总线写操作3中断操作和中断系统中断操作和中断系统（1）8086的中断分类的中断分类 硬件中断（非屏蔽中断和可屏蔽中断）软件中断8086/8088的中断分类的中断分类(2)中断向量和中断向量表中断向量和中断向量表(3)硬件中断硬件中断 NMI INTR(4)硬件中断的响应和时序硬件中断的响应和时序 可屏蔽中断可屏蔽中断的响应过程：读取中断类型码 将标志寄存器的值推入堆栈 把标志寄存器的IF和TF清零 将断点保护到堆栈中。寻找中断向量，转入中断处理程序 中断响应中断响应 8086的中断响应总线周期的中断响应总线周期：非屏蔽中断和可屏蔽中断有两点差别；TF是单步中断标志；在中断响应后，又遇NMI；结束时，返回断点；等待或串操作时，允许过程中进入中断。中断响应用中断响应用2个总线周期个总线周期第1个总线周期，通知外设，CPU准备响应中断；第2个总线周期，外设发送中断类型码(5)中断处理子程序中断处理子程序 进一步保护中断现场 开放中断 中断处理的具体内容 弹出堆栈指令 中断返回指令(6)软件中断软件中断 特点特点 用一条指令进入中断处理子程序，并且，中断类型码由指令提供。不执行中断响应总线周期，也不从数据总线读取中断类型码。不受中断允许标志IF的影响 执行过程中可响应外部硬件中断 软件中断没有随机性4.最小模式下的总线保持最小模式下的总线保持利用HOLD和HLDA信号实现总线保持5.最大模式下的总线请求最大模式下的总线请求/授权授权利用RQ#/GT实现总线请求/授权2.1.4 8086的存储器编址和的存储器编址和I/O编址编址 1.8086的存储器编址的存储器编址 CS、DS、SS和其他寄存器组合指向存储单元的示意图：