cpu结构及存储器课件

8088地地AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLK地地地地A14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLK地地Vcc(5V)A15A16/S3A17/S4A18/S5A19/S6SS0(HIGH)MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESETVcc(5V)AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET8086引脚对比图 AH ALBH BL CLCH DH DL SP BP DI SI通 用 寄 存 器 CSDS SS ES I P 内部暂存器 总线 控制 逻辑 1 234 AX BX CX DX数据总线运 运 算 寄 存器 A L U 标志寄存器 外部总线 8088 8位 8086 16位 指令对列 8086为 6 字节16 位 执行 控制 电路 执行单元EU总线接口单元 地址加法器20 位 16 位 段寄存器指令指针 （BIU）物理地址物理地址:存储单元的实际地址。存储单元的实际地址。逻辑地址逻辑地址：编程用的地址，常用段基址和段内偏移量来表示。：编程用的地址，常用段基址和段内偏移量来表示。有效地址有效地址EAEA（Effective Address)Effective Address)：常把段内偏移量称为有：常把段内偏移量称为有效地址效地址EAEA。8086 8086 地址的形成地址的形成：1 1、几个概念、几个概念存储器地址的注意事项：存储器地址的注意事项：（1 1）对存储器的任一位置的访问都是在该位置所在的段基对存储器的任一位置的访问都是在该位置所在的段基址下进行的。址下进行的。n如访问一个地址如访问一个地址C C85F:109A85F:109A对应的对应的物理物理地址为地址为C85F0+109A=C968AHC85F0+109A=C968AH（2 2）同一个物理地址可以采取不同的逻辑地址形式表示，同一个物理地址可以采取不同的逻辑地址形式表示，其数学意义说明同一个和可由多种加数构成；从几何分其数学意义说明同一个和可由多种加数构成；从几何分布的角度说明不同的段可以相互重叠。布的角度说明不同的段可以相互重叠。n例如：地址例如：地址12345H12345H可以表示为可以表示为1200:0345H 1200:0345H 或或1230:0045H1230:0045H二、二、80868086的管脚和功能的管脚和功能 1 1、几个概念和几个较特殊的引脚、几个概念和几个较特殊的引脚 多路总线多路总线 同一总线既作地址线又作数据线，同一总线既作地址线又作数据线，靠时间和锁存器来加以区分，称之多路总线，又称靠时间和锁存器来加以区分，称之多路总线，又称为地址与数据总线的分时复用。为地址与数据总线的分时复用。20 20 根地址线中，高根地址线中，高4 4位是地址和状态复用，位是地址和状态复用，低低1616位是地址和数据复用。位是地址和数据复用。二、二、80868086的管脚和功能的管脚和功能 8086 8086与与8088 8088 管脚的不同：管脚的不同：a)a)第第2828脚，信号电平恰相反。脚，信号电平恰相反。b)b)第第3434脚，脚，8088 8088 用作状态，用作状态，8086 8086 用作用作BHEBHE（BUS BUS High EnableHigh Enable），当），当BHE=0BHE=0，说明数据总线中高，说明数据总线中高8 8位位有效。之所以有这个区别，因为有效。之所以有这个区别，因为80868086的数据线是的数据线是1616位的，它既可以传送高位的，它既可以传送高8 8位，也可以传送低位，也可以传送低8 8位，位，还可以一次传送还可以一次传送1616位，这时就要靠位，这时就要靠BHEBHE和和A0A0两个信两个信号来加以控制，请看号来加以控制，请看P70P70表表3-63-6。二、二、80868086的管脚和功能的管脚和功能复位引脚复位引脚RESET RESET 信号既要有一定的幅度，又要有一定的宽度，信号既要有一定的幅度，又要有一定的宽度，才能将才能将CPU复位，常用于机器的热启动，一旦清零复位，常用于机器的热启动，一旦清零后，几乎所有的寄存器都被置零，只有后，几乎所有的寄存器都被置零，只有CS=FFFFH IP=0000H，所以复位后，程序必然从，所以复位后，程序必然从FFFFOH 的内的内存单元开始执行，因此一般此处就是操作系统起始程存单元开始执行，因此一般此处就是操作系统起始程序的入口，有的则是在此安排一条跳转指令，来进入序的入口，有的则是在此安排一条跳转指令，来进入系统的主程序。（系统的主程序。（P60表表3-3)一、一、8284时钟发生器时钟发生器RESETREADYCLKOSCPCLKRESRDY10+5V等待电路等待电路14.31818MHZ8284RESETREADYCLK14.318MHZ2.385MHZ8086/8088OOODQCLKODI 0DO 0STBOE。8282引脚及内部结构图引脚及内部结构图。DI 0 DI 7输入端输入端DO 0 DO7输出端输出端OE/允许控制（低电平有效）允许控制（低电平有效）STB锁存信号锁存信号高电平允许（通过）高电平允许（通过）低电平禁止（锁存）低电平禁止（锁存）三、地址锁存器三、地址锁存器8282（74LS373）DI 7DO78282 是是Intel公司专门与公司专门与80系列系列CPU配配套的芯片之一，是地址锁存器，也可套的芯片之一，是地址锁存器，也可以用以用74LS373等锁存芯片替代，用来锁等锁存芯片替代，用来锁存存20 位地址。位地址。AO BOOO。OOET A1A7。B1 B7。接接DEN接接DT/R 8286DEN=0OE=0当当DT/R=0时，时，BA当当DT/R=1时，时，A B8286引脚及内部结构图引脚及内部结构图128911121819四、总线驱动器四、总线驱动器8286（或（或74LS245）80868086最小方式微计算机组成最小方式微计算机组成82848284RDYRDYRESETRESETREADYREADYVcCVcCMN/MX#MN/MX#CLKCLKREADYREADYRESETRESET80868086CPUCPU82828282OEOE82868286OEOEA19-A16A19-A16AD15-AD0AD15-AD0ADDRESSADDRESSADDR./DATAADDR./DATAINTRINTRINTRINTRT TMEMORYMEMORYI/OI/OINTERFACEINTERFACEDATADATA BUSBUSADDRRESS BUSADDRRESS BUSRESRESRDRDWRWRINTAINTAHOLDHOLDHLDAHLDASTBSTBBHEBHEBHEBHECLOCKCLOCKGENERATORGENERATORVccVccM/IOM/IOALEALEOROR82838283OROR82838283HOLDHOLDHLDAHLDADENDENDT/R#DT/R#DATADATADATADATA第二章 8086引脚和最大最小系统 238086在最小模式下的典型配置在最小模式下的典型配置 8284A8284A地址总线（地址总线（2020根）根）READYREADYRESETRESETALEALEBHEBHEA19 A16A19 A16AD15AD0AD15AD0地址地址锁存储器锁存储器82828282（三片）（三片）BHEBHEDENDT/RM/IOWRRDHOLDHLDAINTRINTACLK收发器收发器8286（两片）（两片）数据总线（数据总线（16根）根）控制总线控制总线READYRESET8086MN/MX+5VA0 A19D0 D15CPU产生产生VccVcc82848284RES#RES#RDY RDYREADYREADY MN/MX#MN/MX#S0#S0#S1#S1#S2#S2#CLKCLKREADYREADYRESETRESET80868086CPUCPUBHE#BHE#BQ#/GT0#BQ#/GT0#BQ#/GT1#BQ#/GT1#INTRINTRLOCK#LOCK#A19-A16A19-A16AD15-AD0AD15-AD082888288CLKCLKS0#S0#S1#S1#S2#S2#DENDENDT/R#DT/R#ALEALEAMWC#AMWC#AIOWC#AIOWC#INTA#INTA#MRDC#MRDC#MWTC#MWTC#IORC#IORC#IOWC#IOWC#8282 *3OE#OE#T T8282 X3OE#OE#DIDISTBSTBBHE#BHE#ADDRESSADDRESSADDR./DATAADDR./DATABHE#BHE#MEMORYMEMORYI/0I/0INTERFACEINTERFACEADDR SUBADDR SUBDATA BUSDATA BUSINTRINTRLOCK#LOCK#D0D080868086最大方式微计算机组成最大方式微计算机组成五、时序与总线周期五、时序与总线周期一、时钟周期：由计算机的主频决定（主一、时钟周期：由计算机的主频决定（主频的倒数），用频的倒数），用 T 表示。表示。二、总线周期：二、总线周期：8086/8088通过总线对存储通过总线对存储器或器或 I/O接口进行一次访接口进行一次访 问所用的时间问所用的时间称为一个总线周期。称为一个总线周期。三、指令周期：三、指令周期：CPU从主存取一条指令并从主存取一条指令并执行该条指令所用的时间，它可以包含执行该条指令所用的时间，它可以包含若干个总线周期。若干个总线周期。四、一个总线周期至少包括四、一个总线周期至少包括 4 个时钟周期。个时钟周期。五、时序与总线周期五、时序与总线周期.T1T2T3T4T3TwT4Tw叫等待周期五、五、T1 T4工作情况工作情况CLK总线周期六六 系统的总线操作系统的总线操作1.最小系统模式下的总线读操作最小系统模式下的总线读操作2.最小系统模式下的总线写操作最小系统模式下的总线写操作3.系统的复位和启动操作4.中断响应总线周期中断响应总线周期5.最小系统模式下的总线保持最小系统模式下的总线保持六六 8086/8088的存储器组织的存储器组织字节和字的地址。字节和字的地址。字传送：高字节数字传送：高字节数 高地址高地址 低字节数低字节数 低地址低地址 (反之同样反之同样)一、用段来组织逻辑空间一、用段来组织逻辑空间 1、每段最长可达、每段最长可达 64K字节字节 2、各段起始地址能被、各段起始地址能被 16 整除。（低整除。（低 4 位为位为 0）3、各段之间可分开、部分或完全重叠、可首尾相接。、各段之间可分开、部分或完全重叠、可首尾相接。4、根据各段的用途将其定义为、根据各段的用途将其定义为CS、DS、ES、SS段。并用偏移段。并用偏移 地址（距段起址的字节距离）表示被访问单元。地址（距段起址的字节距离）表示被访问单元。通常在通常在CS中用中用 IP 表示偏移量，表示偏移量，SS中用中用 SP、BP，DS中用中用 BX、SI、DI、数值、数值。00000H00001H01001H01002H1234H5678H34H12H78H56H.二、实际地址的形成二、实际地址的形成实际地址：实际地址：20 位位逻辑地址：逻辑地址：段基址段基址 （段寄存器的内容）（段寄存器的内容）16位位 偏移地址（字节距离）偏移地址（字节距离）16位位 一个实际地址可用多个逻辑地址表示。一个实际地址可用多个逻辑地址表示。实际地址的形成（实际地址的形成（BIU完成）完成）段段 基基 址址 16 位位偏偏 移移 地地 址址 16 位位实实 际际 地地 址址 20 位位0 0 0 0+002C3H002C0H002B0H3H13H三、三、8086用两个存储体来组织实际存储空间用两个存储体来组织实际存储空间 奇地址奇地址偶地址偶地址00001H00003H00000H00002HFFFFEHFFFFFH.BHEA0A0 A19 BHED8 D15D0 D7地址交叉地址交叉排列排列8086D0 D15对准字装配对准字装配 :偶地址作为字的地址偶地址作为字的地址非对准字装配非对准字装配:奇地址作为字的地址奇地址作为字的地址CPU 8088 由于只有由于只有8位数据线位数据线,地址顺序排列。地址顺序排列。七七 8086/8088的堆栈的堆栈建栈建栈 MOV AX，1050H MOV SS，AX MOV SP，000 EH 进栈进栈 PUSH AX （设 AX=1234H PUSH BX （设 BX=5CF8H）1050FH1050FH 10500H 10500H初始栈顶初始栈顶（栈底）（栈底）SP=0EHSP=0EHSS=1050HSS=1050H堆栈起地址堆栈起地址栈栈的的范范围围SP=0EHSP=0EH12H12H34H34HSP=0CHSP=0CH5CH5CHF8HF8HSP=0AHSP=0AH10500H10500H（不变）（不变）1050FH1050FHSS=1050HSS=1050H-2-2-2 2当前栈顶当前栈顶 进栈后的进栈后的进栈后的进栈后的SPSP和和和和SSSS的值的值的值的值SP=000AH SS=1050HSP=000AH SS=1050H进栈前进栈前SP和和SS的值的值SP=000EH SS=1050HSP=000EH SS=1050H （变化）（变化）(AX)(AX)(BX)(BX)8086 8086通过赋值通过赋值通过赋值通过赋值SSSS和和和和SPSP建栈建栈建栈建栈进栈操作：先进栈操作：先进栈操作：先进栈操作：先SPSP减减减减 2 2，再内容进栈。，再内容进栈。，再内容进栈。，再内容进栈。高高高高低低低低出栈操作：先栈顶内容出栈，再修改出栈操作：先栈顶内容出栈，再修改SP，使，使SP加加2。（字操作）。（字操作）出栈出栈 POP CX POP DSSP=0EHSP=0EH12H12H34H34HSP=0CHSP=0CH5CH5CHF8HF8HSP=0AHSP=0AH10500H10500H（不变）（不变）1050FH1050FHSS=1050HSS=1050H-2-2-2 2当前栈顶当前栈顶 出栈前的出栈前的出栈前的出栈前的SPSP和和和和SSSS的值的值的值的值SP=000AH SS=1050HSP=000AH SS=1050H （变化）（变化）SP=0EH SP=0EH CX=5CF8H CX=5CF8H DS=1234HDS=1234H SS=1050H SS=1050H出栈后出栈后出栈后出栈后SPSP和和和和SSSS的值的值的值的值SP=000EH SS=1050HSP=000EH SS=1050H SP=0AH SP=0AHSP=0CHSP=0CH+2+2+2+2F8HF8H 5CH5CH34H34H12H12H1050FH1050FH高高高高低低低低 8086/8088中断向量表中断向量表。类型类型 0类型类型 1类型类型 2类型类型 3类型类型 4 类型类型 5 0000：0000H 0000：0003H 0000：0004H0000：0007H0000：0008H 0000：000BH 0000：000CH 0000：000FH 0000：0010H 0000：0013H 除数为除数为0中断中断单步中断层单步中断层 非屏蔽中断层非屏蔽中断层 断点中断层断点中断层 溢出中断溢出中断类型类型2550000：03FCH0000：03FFHIPCSCSIPCSIPCSIPCSIPCSIP类型31。.。八、八、8086的中断的中断中断类型号中断类型号中断向量中断向量中断向量表中断向量表中断服务程序中断服务程序入口地址入口地址存储器一，存储器的分类与指标二，CPU与存储器的连结三，静态RAM（6116，6264）四，动态RAM（2164）五，EPROM（2764，2732）六，EEPROM（2864）存储器存储器内存内存外存外存 一，一，存储器的分类与指标存储器的分类与指标1.分类分类RAM ROMSRAMDRAMEPROMEEROM(光盘光盘,硬盘硬盘,软盘软盘.)双极型双极型RAMMOS型型RAM掩摸掩摸ROM可编程可编程PROM可擦洗可擦洗PROMFLASH2.存储器的主要性能指标(1)存储容量存储容量 存储容量存储容量=单元数单元数 数据线位数数据线位数(bit)例例:6264 SRAM的容量为的容量为 (8K*8bit)41257 DRAM的容量为的容量为 (256K*1bit)2114 DRAM的容量是的容量是 (1K*4bit)(2)速度(存储器访问时间)低速在300 ns以上,中速在100 ns 200 ns之间,超高速小于20 ns。6116 RAM存储时间120 ns；2764 EPROM是200 ns。CPU 4T 大于 存储器存储时间 二，CPU与存储器的连结1.存储器的基本结构存储器的基本结构(一片一片)地址地址译码译码驱动驱动存存储储体体(矩阵矩阵)I/O电路电路读读/写写控制控制电路电路地址线地址线数数据据线线读读/写信号写信号2.地址线的连结地址线的连结(地址线数目取决于芯片的容量地址线数目取决于芯片的容量)3.数据线的连结数据线的连结(数据线的数目取决于芯片的位数）数据线的数目取决于芯片的位数）4.控制信号的连结控制信号的连结(读读.写写.片选片选)ROM只连只连RD,RAM连连RD和和WE。最小方式读写信号由最小方式读写信号由CPU产生产生,最大方式由最大方式由8288产产生。生。,片选信号由译码电路产生。片选信号由译码电路产生。5.CPU与存储器连结注意的问题与存储器连结注意的问题 (1)CPU总线的负载能力总线的负载能力 (2)CPU的时序与存储器存取速度的配合的时序与存储器存取速度的配合 (3)译码电路设计译码电路设计 (4)位扩展位扩展,字扩展字扩展,位字扩展位字扩展（1）随机存取存储器随机存取存储器(RAM)a.静态静态RAM(SRAM)1SRAM组组成成半半导导体体存存储储器器，不不管管是是RAM还还是是ROM，其其基基本本的的存存储储电电路路存存储储一一位位二二进进制制信信息息。芯芯片片内内部部由由若若干干位位(通通常常1、4或或8位位)组组成成一一个个基基本本存存储储单单元元。基基本本存存储储单单元元按按一一定定的的规规律律组组合合起起来来，一一般般按按矩矩阵阵方方式式排排列列，构构成成存存储储体。体。SRAM采采用用触触发发器器电电路路构构成成一一个个二二进进制制位位信信息息的的存存储储电电路路。其其内内部部除除存存储储体体外外，还还有有地地址址译译码码驱驱动动电电路路、控控制制逻逻辑辑电电路路和和三三态态双双向向缓缓冲冲器器等。图等。图5-2是是1024Xl的的SRAM结构示意图。结构示意图。SRAM结构示意图结构示意图.地址译码电路地址译码电路 地址译码器接受来自地址译码器接受来自CPU的地址信号，并产生地址的地址信号，并产生地址译码信号，以便选中存储矩阵中一个存储单元，使其译码信号，以便选中存储矩阵中一个存储单元，使其在存储器控制逻辑的控制下进行读写操作。图在存储器控制逻辑的控制下进行读写操作。图5-3中把地址划分成两组：行地址和列地址，每组地址分中把地址划分成两组：行地址和列地址，每组地址分别译码，两组译码输出信号共同选择排列成矩阵的存别译码，两组译码输出信号共同选择排列成矩阵的存储体内的一个存储单元电路。储体内的一个存储单元电路。控制逻辑电路控制逻辑电路 接受来自接受来自CPU或外部电路的控制信号，经过或外部电路的控制信号，经过组合变换后，对存储、地址译码驱动电路和三态组合变换后，对存储、地址译码驱动电路和三态双向缓冲器进行控制，控制对选中的单元进行读双向缓冲器进行控制，控制对选中的单元进行读写操作。写操作。.三态双向缓冲器三态双向缓冲器 使系统中各存储器芯片的数据输入愉出端能使系统中各存储器芯片的数据输入愉出端能方便地挂接到系统数据总线上。对存储器芯片方便地挂接到系统数据总线上。对存储器芯片进行读写操作时，存储器芯片的数据线与系统进行读写操作时，存储器芯片的数据线与系统数据总线经三态双向缓冲器传送数据。不对存数据总线经三态双向缓冲器传送数据。不对存储器进行读写操作时，三态双向缓冲器对系统储器进行读写操作时，三态双向缓冲器对系统数据总线呈现高阻状态，该存储芯片完全与系数据总线呈现高阻状态，该存储芯片完全与系统数据总线隔离。统数据总线隔离。2114SRAM的结构与引脚的结构与引脚.bSRAM存储芯片存储芯片Inkl2114 2114SRAM的容量是的容量是1024X4=4Kb，即其基，即其基本存储单元是本存储单元是4位，共位，共1024个存储单元。这些个存储单元。这些单元排列成单元排列成64行行64列。它的构成和管脚如图列。它的构成和管脚如图5-3所示。所示。它的引脚有：片选引脚它的引脚有：片选引脚CS，当，当CS为低为低电平时，该芯片被选中。读写控制引脚电平时，该芯片被选中。读写控制引脚RW。当。当RW引脚为高电平时，对选中的单元引脚为高电平时，对选中的单元进行读出，当进行读出，当Rw引脚为低电平时，对选中引脚为低电平时，对选中的单元进行写入。数据的输入和输出，采用双的单元进行写入。数据的输入和输出，采用双向数据总线，有向数据总线，有I/O0I/O3，共，共4根数据线引脚根数据线引脚。.单向地址总线单向地址总线A0A9，共，共10根地址引脚，可以根地址引脚，可以在在210=1024个单元中任选一单元。地址信号在芯片个单元中任选一单元。地址信号在芯片内分为二组分别译码，分别为行选和列选，其中内分为二组分别译码，分别为行选和列选，其中64个行地址译码输出的每根选择一行，个行地址译码输出的每根选择一行，16根列地址译根列地址译码输出信号每根选中码输出信号每根选中4b的读写信息。的读写信息。c c6264SRAM 6264SRAM 该该芯芯片片的的容容量量为为8KX8b8KX8b，引引脚脚如如 图图5-45-4所示。所示。1)A01)A0A12A12：地地址址线线，共共1313根根，可可以以在在81928192个个存存储单元中任意选中一个。储单元中任意选中一个。2)2)I/O0I/O7：数数据据线线，共共8 8根根。它它们们都都是是输输入入输输出的三态总线。出的三态总线。控制信号有:1)WE1)WE：写写入入允允许许，通通常常与与CPUCPU的的WR信信号号相相 连接。连接。2)2)OE：读读出出允允许许，通通常常与与CPUCPU的的RD信信号号相相连接。连接。3)CS3)CS1 1、CSCS2 2 ：；片选信号输入引脚，与译：；片选信号输入引脚，与译码器输出相连。码器输出相连。6264的引脚.如图如图5-7所示，由所示，由8片容量为片容量为1KXlb芯片扩芯片扩充为充为1KB的存储器，每个芯片有的存储器，每个芯片有10根地根地址线引脚。系统地址总线低十位的每一址线引脚。系统地址总线低十位的每一根接至根接至8个芯片的同一个地址引脚；每个个芯片的同一个地址引脚；每个芯片有芯片有1根数据线，每根系统数据线与一根数据线，每根系统数据线与一个芯片的数据线单独连接：个芯片的数据线单独连接：8个芯片公用个芯片公用一个片选与读写控制线一个片选与读写控制线(图图5-7中未画出中未画出)。存储器位扩展 .字字扩扩展展 存存储储器器芯芯片片的的地地址址空空间间不不能能满满足足存存储储器器子子系系统统需需要要时时，要要进进行行字字扩扩展展。连连接接时时将将芯芯片片的的地地址址线线、数数据据线线、读读写写控控制制线线并并联联，由由不不同同的的片片选选信信号号来来区区分分各各个个芯芯片片所所占占据据的的不不同同地地址址范范围围。如如图图5-8所所示示，用用16KX8b芯芯片片组组合合成成64KB存存储储器器。此此时时需需要要4个个芯芯片片，数数据据总总线线DoD7，与与各各片片的的数数据据引引脚脚相相连连，地地址址总总线线的的低低位位地地址址A0A13，与与芯芯片片的的14位位地地址址引引脚脚相相连连，高高位位地地址址A14、A15经经过过译译码码器器产产生生的的选选择信号和各芯片的片选端相连。择信号和各芯片的片选端相连。.存储器的地址选择存储器的地址选择 存存储储器器的的地地址址的的选选择择由由存存储储器器片片选选信信号号的的连连接接决决定定。存存储储器器片片选选信信号号的的产产生生一一般般有有两两种种方方法法：线线选选方方式式和和译译码码方方式式。所所谓谓的的线线选选方方式式就就是是任任取取一一根根存存储储器器内内部部寻寻址址线线以以外外的的高高位位地地址址线线为为片片选选线线。所所谓谓的的译译码码方方式式就就是是取取全全部部或或部部分分存存储储器器内内部部寻寻址址线线以以外外的的高高位位地地址址线线，通通过过地地址址译译码码器产生片选信号。器产生片选信号。.例如，例如，Inter2114芯片容量是芯片容量是1KX4b，2114的内部寻的内部寻址线就是址线就是A0A9，共，共10根。若与根。若与8088CPU相连接，则相连接，则A0A9这这10根地址线为高位地址线。如果取根地址线为高位地址线。如果取A19一一A10中任一根地址线作为中任一根地址线作为2114的片选信号线，这种方式的片选信号线，这种方式就叫线选方式；如果取就叫线选方式；如果取A19一一A10中全部或部分地址线中全部或部分地址线通过地址译码器产生通过地址译码器产生2114的片选信号就叫译码方式。的片选信号就叫译码方式。对于译码方式，如果取全部高位地址对于译码方式，如果取全部高位地址A19一一A10进行地进行地址译码称为全译码；如果取部分地址线进行地址译码址译码称为全译码；如果取部分地址线进行地址译码则称为部分译码。则称为部分译码。1、线选方式、线选方式 采用线选法时，一般低位地址线用于芯片采用线选法时，一般低位地址线用于芯片内部地址单元的选择，高位地址线用作线选。内部地址单元的选择，高位地址线用作线选。线选法的优点是连接简单，片选信号的产生不线选法的优点是连接简单，片选信号的产生不需要复杂的逻辑电路，只用一条地址线与需要复杂的逻辑电路，只用一条地址线与MIO的简单组合就可产生有效的的简单组合就可产生有效的CS。例如，某。例如，某一计算机系统，共有一计算机系统，共有16条地址，现只需接入条地址，现只需接入1KB的的RAM和和lKB的的ROM。.可以确定，可以确定，RAM和和ROM都需要都需要10根地址线来选择根地址线来选择芯片内部不同的地址单元；可将芯片内部不同的地址单元；可将A0A9同时连接到同时连接到RAM和和ROM芯片的地址线引脚。设地址范围要求：芯片的地址线引脚。设地址范围要求：ROM为为0000H一一03FFH、RAM为为0400H一一07FFH，可，可用用A10作片选，如图作片选，如图5-9所示。所示。若若用用A11作作为为片片选选信信号号，则则ROM的的地地址址范范围围不不变变，而而RAM的的地地址址范范围围会会变变为为0800H一一0B00H，这这样样ROM和和RAM的的地地址址就就不不连连续续了了。同同理理，用用A12一一A15中中任任一一条条作作片片选选，ROM和和RAM的的地地址址都都会会有有间间隙隙，并并且且将将增增大大。另另外外，当当非非片片选选信信号号A11A15的的取取值值不不全全为为0时时(地地址址在在0000H07FFH以以外外)，仍仍能能选选中中上上述述芯芯片片进进行行读读写写，也也就就是是说说，有有多多个个地地址址对对应应存储器的同一个物理单元，称为地址的多义性。存储器的同一个物理单元，称为地址的多义性。地地址址的的多多义义性性是是由由于于译译码码电电路路未未对对这这些些高高位位地地址址线线进进行行管管理理而而产产生生，但但只只要要程程序序能能保保证证所所使使用用的的地地址址不不超超过过实实际际的的存存储储器器地地址址空空间间，系系统统是是可可以正常工作的。以正常工作的。线线选选法法会会导导致致地地址址的的不不连连续续性性和和多多义义性性，同同时时会会浪浪费费许许多多地地址址空空间间，仅仅仅仅在在极极小小系系统统和和实实验验中中使使用。用。.需要多个片选信号时，一般采用专门用于译码需要多个片选信号时，一般采用专门用于译码的中规模集成电路，例如：的中规模集成电路，例如：74LSl54四一十六四一十六译码器，译码器，74LSl38三一八译码器，三一八译码器，74LSl55、74LSl39双二一四译码器等。图双二一四译码器等。图5-10给出了给出了74LSl38译码器引脚及译码输出真值表。译码器引脚及译码输出真值表。74LSl38译码器的译码器的G1、G2B、G2A为控制端，组为控制端，组合成合成100时才进行译码，输入端时才进行译码，输入端C、B、A三位三位为为000111中的某一个组合时，一个译码输出中的某一个组合时，一个译码输出端为端为0，其余输出端为，其余输出端为1。2译码方式译码方式。74LS138.三，静态三，静态RAM（随机读（随机读/写存储器）写存储器）。A12A13A14A12A13A14+5VA19A15.A0M/IOOOD0 D7D8 D15A1 A11.RDWRA0 A10.OEWECSCSY0Y0ABCG2AG2BG1G!G2BG2AABCM/IOBHE74LS13874LS138 6116 6116CPU 8086最小工作摸式最小工作摸式74LS138 八中选一译码器八中选一译码器6116 SRAM(2K*8bit)“0”“0”“0”“0”“0”“0”“1”“0”“0”“1”“1”“0”“0”“0”“0”四，动态动态RAM 2164,4164的引脚功能及操作12345678161514131211109N.CDINWERASA0A1A2GNDVCCCAS DOUTA6A3A4A5A72164DRAM(64K*1bit)A0 A7 地址线输入引脚RAS :行地址锁存信号CAS :列地址锁存信号WE :写允许信号 DIN :数据输入端(写)DOUT :数据输出端(读)VCC :电源+5V N.C :空的引脚 读数据时读数据时:行地址加在行地址加在A0 A7,再送再送RAS=0,列地址再加在列地址再加在A0 A7,再送再送CAS=0,保持保持WE=1,经经DOUT读出读出保持保持WE=0,数据经数据经DIN写入写入动态动态RAM使用举例使用举例 书上书上 362页页五，可擦除，可编程的五，可擦除，可编程的ROM（EPROM）8086 CPU 与EPROM 2764（8K*8bit）的连结OOO&OOOOOD0 D7D8 D15A0BHEA0A0A12A12.A1A13.CECEOEOED0D7.D0D7.G1G2BG2ACBAA16A15A14M/IORDA19A18A17Y7“1”“0”“1”“0”“0”“1”74LS1382764276474lS20CE：片选：片选OE：读允：读允许许结束语当你尽了自己的最大努力时，失败也是伟大的，所以不要放弃，坚持就是正确的。When You Do Your Best,Failure Is Great,So DonT Give Up,Stick To The End感谢聆听不足之处请大家批评指导Please Criticize And Guide The Shortcomings演讲人：XXXXXX 时 间：XX年XX月XX日