计算机组成原理第二版教学课件汇总整本书电子教案全套教学教程完整版电子教案最新

第一篇第一篇 概概 述述计算机是一种层次化结构的系统。一台计算机可以看成由一些部件组成，它的功能由各个部件的集合功能来决定。每个部件能够根据它的内部结构和功能依次来描述。第一章第一章 计算机系统概论计算机系统概论重点内容：计算机软、硬件概念；计算机系统的层次结构；计算机的基本组成、冯诺依曼计算机的特点；计算机的硬件框图及工作过程；计算机硬件的主要技术指标；计算机的发展及应用。1.11.1计算机系统简介1.1.1计算机简史ENIAC（ElectronicNumericalIntegratorAndComputer，电子数字积分计算机）是第一台正式运转的通用电子计算机（见图1-1），它于1946年2月15日，在美国宾夕法尼亚大学的物理学家约翰莫克利（JohnMauchly）和工程师普雷斯伯埃克特（JPresperEckert）的领导下研制成功。1.11.1计算机系统简介1944年，冯诺依曼由ENIAC研制组的戈尔德斯廷中尉介绍参加ENIAC研制小组后，便和这批富有创新精神的年轻科技人员，向着更高的目标进军。1945年，他们在共同讨论的基础上，发表了一个全新的“存储程序通用电子计算机方案”EDVAC（ElectronicDiscreteVariableAutomaticComputer）。EDVAC方案明确了新机器由五个部分组成，包括运算器、逻辑控制装置、存储器、输入和输出设备，并描述了这五部分的功能和相互关系。EDVAC还有两个非常重大的改进：采用了二进制，不但数据采用二进制，指令也采用二进制。使用存储程序方式，指令和数据一起放在存储器里，并采用相同的处理方式，简化了计算机的结构，大大提高了计算机的速度。1.11.1计算机系统简介自从ENIAC问世以来，从使用的元器件角度来看，计算机的发展大致经历了四代。（1）第一代（19461954年）电子管计算机（2）第二代（19551964年）晶体管计算机（3）第三代（19651973年）集成电路计算机（4）第四代（1974年至现在）大规模和超大规模集成电路计算机1.11.1计算机系统简介1.1.2摩尔定律集成电路芯片上所集成的电路的数目，每隔18个月就翻一番。1.11.1计算机系统简介1.1.3计算机系统的分类1按所处理的信号分类（1）模拟计算机（2）数字计算机2按硬件的组合及用途分类（1）专用计算机（2）通用计算机3按计算机的规模分类（1）单片机（2）桌面计算机（3）服务器1.11.1计算机系统简介1.1.4计算机系统1计算机系统组成计算机系统由硬件（子）系统和软件（子）系统组成。2计算机的硬件3计算机的软件（1）系统软件（2）支撑软件（3）应用软件1.11.1计算机系统简介1.1.5计算机的应用和发展趋势1科学计算2数据处理3过程控制4人工智能5计算机辅助工程6信息高速公路7电子商务1.11.1计算机系统简介计算机的系统结构仍在继续发展，其发展趋势是：由于计算机网络和分布式计算机系统能为信息处理提供廉价的服务，因此计算机系统进一步发展的最终目标，是将有线电视、数据通信和电话“三网合一”，进入以通信为中心的体系结构。计算机智能化的进一步发展，使各种知识库及人工智能技术逐渐普及，人们将用自然语言和机器对话。计算机从数值计算为主过渡到知识推理为主，从而使计算机进入知识处理阶段。随着大规模集成电路的发展，用多处理机技术不仅可以实现并行计算机的功能，而且还会出现计算机的动态结构，即所谓模块化计算机系统结构。多媒体技术将有重大突破和发展，并在微处理器、计算机网络与通信等方面引起重大变革。1.11.1计算机系统简介1.1.6计算机体系结构、组成与实现（1）计算机体系结构计算机体系结构指程序员所看到的计算机系统的属性，即概念性的结构与功能特性（2）计算机组成计算机组成是指计算机体系结构的逻辑实现。（3）计算机实现计算机实现指计算机组成的物理实现。1.21.2现代计算机的体系结构1.2.1冯诺依曼计算机的特点1采用二进制形式表示数据和指令2采用存储程序方式3计算机系统由五大部件组成1.21.2现代计算机的体系结构1.2.2计算机的硬件组成典型的冯诺依曼计算机是以运算器为中心的1.21.2现代计算机的体系结构现代的计算机已转化为以存储器为中心1.21.2现代计算机的体系结构1.2.3非冯诺依曼计算机典型的冯诺依曼机从本质上讲是采取串行顺序处理的工作机制，即使有关数据已经准备好，也必须逐条执行指令序列，而提高计算机性能的根本方向之一是并行处理。因此，近年来人们在谋求突破传统冯诺依曼体制的束缚，这种努力被称为非冯诺依曼化。对所谓非冯诺依曼化的探讨仍在争议中1.31.3计算机的层次结构1.3.1虚拟机的概念虚拟机（VirtualMachine）是一个抽象的计算机，它将提供给用户的功能抽象出来，使之脱离具体的物理机器，用户可以不关心真实的计算机及其细节，它由软件实现，并与实际机器一样，都具有一个指令集并可以使用不同的存储区域。例如，一台机器上配有C语言和Pascal语言的编译程序，对C语言用户来说，这台机器就是以C语言为机器语言的虚拟机，对Pascal用户来说，这台机器就是以Pascal语言为机器语言的虚拟机。1.31.3计算机的层次结构1.3.2虚拟机的层次结构1.31.3计算机的层次结构1.3.3硬件和软件的逻辑等价性硬件和软件在逻辑上是等价的。任何由软件实现的操作都可直接由硬件来完成的，“硬件就是固化的软件”；任何由硬件实现的指令都可由软件来模拟。1.41.4计算机的性能指标1.4.1机器字长机器字长是指CPU一次能处理数据的位数目前，微型计算机的机器字长有8位、16位、32位几种档次，最新推出的微处理器已达64位。1.4.2存储容量存储容量表示存储器中存放二进制代码的总数，具体表示有两种方法。（1）字节数（2）单元数（字数）位数1.41.4计算机的性能指标1.4.3运算速度现在一般采用单位时间内执行指令的平均条数来衡量，用MIPS(MillionInstructionPerSecond)作为计量单位，即每秒执行百万条指令也有用CPI（CyclePerInstruction）即执行一条指令所需的时钟周期（主频的倒数）数也有用FPOPS（FloatingPointOperationPerSecond）即每秒浮点运算次数来衡量运算速度1.41.4计算机的性能指标此外，还有一些和计算机运算速度相关的参数总结如下：吞吐量：一台计算机在某一时间间隔内能够处理的信息量。响应时间：从输入有效到系统产生响应之间间隔的时间。主频/时钟周期：CPU的工作节拍受一个主时钟的控制，主时钟的频率叫做CPU的主频；主频的倒数叫做CPU的时钟周期。CPU执行时间：表示CPU执行程序所占用的CPU时间。1.51.5本书结构第一篇概述。第二篇计算机系统。第三篇中央处理器。第四篇控制器。小结电子计算机系统对人类社会的发展产生了深远的影响。Intel的创始人之一高登摩尔（GordonMoore）于1965年提出了著名的摩尔定律，预言单位平方英寸芯片的晶体管数目每1824个月就将增加一倍。计算机系统由硬件和软件组成，硬件和软件在逻辑上是等价的。本章重点介绍了冯诺依曼计算机的基本组成和工作原理。典型的冯诺依曼计算机采用二进制形式表示数据和指令，由运算器、存储器、控制器、输入设备和输出设备五大部件组成，采用“存储程序”的思想来执行程序。虚拟机是一个抽象的计算机，它由软件实现，并与实际机器一样，都具有一个指令集并可以使用不同的存储区域。以虚拟机的观点来划分计算机的层次结构，共分为微指令层、机器语言层、操作系统层、汇编语言层、高级语言层和应用语言层6层，这有助于正确理解各种语言的实质和实现途径。第二章第二章 系统总线系统总线重点内容：总线的基本概念和基本技术，主要包括总线的特性、总线性能指标、总线标准、总线连接方式、总线仲裁、总线定时，总线数据传输模式、PCI总线。计算机系统的主要部件（处理器、主存、I/O模块）为了交换数据和控制信号，需要进行互连，由多条线组成的共享总线是构成计算机系统的互连机构。当代系统中，通常是采用层次式总线以改善性能。2.12.1计算机系统互连结构计算机是由一组相互之间通信的3种基本类型（CPU、存储器和I/O）的部件或模块组成的网络。因此，必须有使模块连接在一起的通路。连接各种模块的通路的集合称为互连结构。这一结构的设计取决于模块之间所必须交换的信息。2.12.1计算机系统互连结构2.22.2总线的基本概念总线（Bus）是连接两个或多个部件的公共通信通路。总线的关键特征是共享传输介质。当多种部件连接到总线上时，一个部件发出的信号可以被其他所有连接到总线上的部件所接收。如果两个或两个以上的部件同时发送信息，它们的信号将会重叠，这样会导致信号冲突，传输无效。因此，在某一时刻，只允许有一个部件向总线发送数据，而多个部件可以同时从总线上接受相同的数据。2.22.2总线的基本概念一个单处理器系统中的总线，大致分为3类：CPU内部连接各寄存器及运算部件之间的总线，称为内部总线。CPU同计算机系统的其他具有高速传输功能的部件，如存储器、通道等互相连接的总线称为系统总线。中、低速I/O设备之间互相连接的总线称为I/O总线。最常见的计算机互连结构使用一个或多个系统总线。2.2.1总线特性图中CPU、MM（主存）、I/O都是部件插板，它们通过插头与水平方向总线插槽（按总线标准用印制电路板或一束电缆连接而成的多头插座）连接。2.2.1总线特性为了保证机械上的可靠连接，必须规定其机械特性；为了确保电气上正确连接，必须规定其电气特性；为保证正确地连接不同部件，还需规定其功能特性和时间特性。2.2.2总线性能指标总线宽度：它是指数据总线的根数标准传输率：即在总线上每秒能传输的最大字节量，MB/s（每秒多少兆字节）时钟同步/异步：总线上的数据与时钟同步工作的总线称为同步总线，与时钟不同步工作的总线称为异步总线。总线传输信息的不同：分为地址总线、数据总线和控制总线3种总线。总线复用：通常地址总线与数据总线在物理上是分开的两种总线。为了提高总线的利用率，可以将地址总线和数据总线共用一组物理线总线控制方式：包括并发工作、自动配置、仲裁方式、逻辑方式、计数方式等。2.2.3总线内部结构总线按传输信息，都可以分成3个功能组：数据总线:系统模块间传输数据的路径地址总线:指定数据总线上数据的来源和去向控制总线:控制对数据地址线的访问和使用2.2.4总线标准为了使系统设计简化，模块生产批量化，确保其性能稳定，质量可靠，实现可移植化，便于维护等，人们开始研究如何使总线建立标准，在总线的统一标准下，完成系统设计、模块制作。为了获得广泛的工艺和法律支持，要求总线：支持众多性能不同的模块。支持批量生产，并要质量稳定、价格低廉。可替换、可组合。所谓总线标准，可视为系统与各模块、模块与模块之间的一个互连的标准界面。2.2.4总线标准目前流行的总线标准有：ISA（IndustrialStandardArchitecture）EISA（ExtendedIndustrialStandardArchitecture）VL-BUS是 由 VESA（VideoElectronicStandardAssociation，视频电子标准协会）PCI（Peripheral Component Interconnect，外部设备互连总线）2.32.3总线连接方式系统总线是计算机系统内各部件（CPU、存储器、I/O接口等）间的公共通信线路。在现代计算机系统中，各大部件均以系统总线为基础进行互连，系统总线的结构有多种，一般可分为单总线系统与多总线系统两大类。2.3.1单总线在单总线系统中，CPU、主存储器以及所有I/O设备均通过一组总线连接，结构简单，总线控制较简单，系统易于扩展。如果大量的设备连到总线上，性能就会下降。这主要有两个原因。2.3.2双总线由于CPU工作期间要不断地取指令、取操作数、送结果，CPU与主存MM之间的信息流通量特别大，一种多总线结构是在这两个最繁忙的部件之间增设一组总线。这组总线通常被称为存储总线，它属于局部总线。存储总线系统总线CPUMM接口接口I/OI/O2.3.2双总线在具有众多I/O设备的计算机系统中，为了进一步提高主CPU与I/O系统的并行性，往往由输入/输出处理机（IOP）来组织I/O设备。IOP一方面通过I/O总线与众多外部设备相连，另一方面又与连接CPU和MM的系统总线相连。接口接口接口IOPMMCPUI/OI/OI/O系统总线I/O总线2.3.3多总线为了解决主存MM工作速度相对CPU太慢的问题，在主存MM与CPU之间增加高速缓存Cache，并在Cache与CPU之间增设一组高速局部总线Cache总线，支持CPU与Cache之间的高速数据交换。2.42.4总线设计要素在设计总线时，主要考虑的要素包括：总线仲裁机制定时方式数据传输模式宽度和复用方式等1集中式仲裁链式查询方式：为减少总线授权线数量，采用菊花链查询方式，BS（总线忙）线为1，表示总线正被某外设使用。1集中式仲裁计数器定时查询方式：总线上的任一设备要求使用总线时，通过BR线发出总线请求。中央仲裁器接到请求信号以后，在BS线为“0”的情况下让计数器开始计数，计数值通过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备地址相一致时，该设备置“1”BS线，获得了总线使用权，此时中止计数查询。1集中式仲裁独立请求方式：每一个共享总线的设备均有一对总线请求线BRi和总线授权线BGi。当设备要求使用总线时，便发出该设备的请求信号。中央仲裁器中有一个排队电路，它根据一定的优先级决定首先响应哪个设备的请求，给设备以授权信号BGi。2分布式仲裁分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较，如果仲裁总线上的号大，则它的总线请求不予响应，并撤销它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上。显然，分布式仲裁是以优先级仲裁策略为基础的。2.4.2总线定时总线的一次信息传输过程，可大致分为5个阶段：请求总线、总线仲裁、寻址、信息传输、状态返回。为了同步主方、从方的操作，必须制定定时协议，定时指事件出现在总线上的时序关系，一般分为同步时序和异步时序两种。1同步定时通信双方由统一的时标控制数据传输，时标通常由CPU的总线控制器发出，送到总线上所有的部件，也可以由每个部件各自的时序发生器发出，但必须由总线控制器发出的时钟信号对它们进行同步。T2T3T1状态线状态信号地址线稳定的地址读命令数据线有效数据入有效数据出数据线时钟地址允许写命令读周期写周期2异步定时对异步定时协议来说，克服了同步通信的缺点，允许各模块速度的不一致性，它没有公共的时钟标准，不要求所有部件统一操作时间，而是采用应答的方式（又称握手方式），即当主模块发出“请求”（Request）信号时，一直等待从模块反馈回来“响应”（Acknowledge）信号后，才开始通信。总线上一个事件的发生取决于前一事件的发生。状态信号稳定的地址有效数据（a）系统总线读周期状态信号稳定的地址有效数据（b）系统总线写周期状态线地址线读命令数据线确认状态线地址线写命令确认数据线例题例题【例2-2】某CPU采用集中式仲裁方式，使用独立请求与菊花链查询相结合的二维总线控制结构。每一对请求线BRi和授权线BGi组成一对菊花链查询电路。每一根请求线可以被若干个传输速率接近的设备共享。当这些设备要求传输时通过BRi线向仲裁器发出请求，对应的BGi线则串行查询每个设备，从而确定哪个设备享有总线控制权。请分析说明图2-12所示的总线仲裁时序图。例题例题解：从时序图看出，该总线采用异步定时协议。当某个设备请求使用总线时，在该设备所属的请求线上发出申请信号BRi（1）。CPU按优先原则同意后给出授权信号BGi作为回答（2）。BGi链式查询各设备，并上升从设备回答SACK信号证实已收到BGi信号（3）。CPU接到SACK信号后下降BGi作为回答（4）。在总线“忙”标志BBSY为“0”的情况该设备上升BBSY，表示该设备获得了总线控制权，成为控制总线的主设备（5）。在设备用完总线后，下降BBSY和SACK（6）释放总线。在上述选择主设备过程中，可能现行的主从设备正在进行传输。此时需等待现行传输结束，即现行主设备下降BBSY信号后（7），新的主设备才能上升BBSY，获得总线控制权。2.4.3总线数据传输模式总线支持各种数据传输类型，所有的总线都支持写（主控器到从属设备）和读（从属设备到主控器）的传输。在复用型地址/数据总线中，总线先用于指定地址，然后用于传输数据。对于读操作，当数据由从属设备中获取并放到总线上时，典型的情况是有一个等待。无论是读还是写，如果有必要通过仲裁为其余的操作获得总线的控制权（也就是说，先占有总线来请求读/写，然后再一次占有总线执行读/写），则同样存在着延迟。在专用的地址总线和数据总线中，地址放到地址线上并保持到数据出现在数据线上之前。对于写操作，地址一旦稳定，主控器就把数据放到数据线上，这时从属设备已经有机会识别其地址。对于读操作，从属设备一旦识别出地址并准备好数据，就将数据放到数据总线上。某些总线允许几种组合操作。“读修改写”操作是在读之后紧接着向同一地址写数据，地址仅在操作的开始广播一次。为了防止其他潜在的主控器访问此数据单元，整个操作是不可分的。这一原则是为了在多道程序系统中保护共享的存储器。“写后读”也是一种不可分割的操作它是指写之后紧接着对同一个地址的读取，这个读操作可用于校验。2.4.4总线宽度数据总线的宽度对系统性能有重要影响，数据总线越宽，一次能传输的位数就越多。地址总线的宽度对系统容量有重要影响，地址总线越宽，可以访问的单元就越多。【例2-3】假设总线的时钟频率为100MHz，总线的传输周期为4个时钟周期，总线的宽度为32位，试求总线的数据传输率。若想提高一倍数据传输率，可采取什么措施？解：根据总线时钟频率为100MHz，得：1个时钟周期为1/100MHz0.01s。总线传输周期为0.01s40.04s。由于总线的宽度为32位4B（字节）。故总线的数据传输率为4B/(0.04s)100MB/s。若想提高一倍数据传输率，可以在不改变总线时钟频率的前提下，使数据线宽度改为64位，也可以仍保持数据宽度为32位，但使总线的时钟频率增加到200MHz。2.4.5总线复用总线的信号线可以归为两类，专用的和复用的。专用总线始终只负责一项功能，或始终分配给计算机部件的一个物理子集。功能专用的一个例子是使用独立专用的地址线和数据线，这种情况在许多总线中很常见。但这不是必要的。例如，用地址有效控制线来控制，地址和数据信息就可以通过同一组线传输。在数据传输的开始，地址放到总线上，地址有效控制信号被激活。在这一点，每个模块在规定的一段时间内传输地址，并判断自己是否是被寻址的模块。然后地址从总线上撤销，相同的总线连线随后用于读/写数据的传输。这种将相同的线用于多种目的的方法称为分时复用。分时复用的优点是，使用的总线数量少，从而节省了空间和成本；其缺点是控制电路略显复杂，而且还潜伏着性能降低的危险，因为共享总线的特定事件不能同时发生。2.5 PCI2.5 PCI总线结构小结总线是构成计算机系统的互连机构，是多个系统功能部件之间的公共信息传输通道，并在争用资源的基础上进行工作。共享和分时是总线的两个基本特征，共享指多个部件连接在同一条总线上，各部件通过它来进行信息交换，分时指在同一时刻，总线上只能传输一个部件发送过来的信息。总线有物理特性、功能特性、电气特性、机械特性，因此必须标准化。微型计算机系统的标准总线从ISA总线（16位）发展到EISA总线（32位）和VESA总线（32位），又进一步发展到PCI总线（64位）。衡量总线性能的重要指标是总线带宽，它定义为总线本身所能达到的最高传输速率。总线的内部结构主要包括数据总线、地址总线和控制总线，以及为连接的模块提供电源的电源线。总线的连接方式一般可分为单总线系统与多总线系统两大类。为克服单总线的缺点，多数计算机系统在体系结构中都选择使用多总线结构。总线设计要素主要包括总线类型、仲裁方式、时序、总线宽度、数据传输类型等。总线仲裁是当多个设备同时提出使用总线的请求时，确定由哪个设备控制总线，为了解决多个主设备同时竞争总线控制权的问题，必须具有总线仲裁部件。按照总线仲裁电路的位置不同，总线仲裁分为集中式仲裁和分布式仲裁。为了同步主方、从方的操作，必须制定定时协议。通常采用同步定时与异步定时两种方式。同步定时是由总线上公用的时钟信号线来对设备在总线上的信号进行定时，异步定时采用控制信号应答机制。PCI总线是当前流行的总线，是一个高带宽且与处理器无关的标准总线，又是至关重要的层次总线。它采用同步定时协议和集中式仲裁策略。PCI适合于低成本的小系统，因此在微型机系统中得到了广泛的应用。第3章存存 储储 器器重点内容存储系统层次结构的概念；Cache主存和主存辅存层次的工作原理；各类存储器的工作原理和技术指标，在存储层次结构中的作用；存储器与CPU连接；高速缓冲存储器（Cache）工作原理；虚拟存储器工作原理；提高访存速度的方法。3.13.1存储器概述随着计算机系统的不断发展，对存储器设计的目标之一就是以较小的成本使存储器的容量尽可能大，速度与CPU相匹配。所以，计算机系统对存储器的要求越来越高，存储器的种类越来越多。3.13.1存储器概述3.1.1存储器特性1存储容量存储容量存储单元个数存储字长存储容量常用字数或字节数（B）来表示，如64KB、512KB、64MB。外存中为了表示更大的存储容量，采用GB、TB等单位2存取时间又称存储器访问时间（MemoryAccessTime），是执行一次读操作或写操作所需的时间，即从地址传输给存储器的这一刻到数据已经被存储或能够使用为止所用的时间。3存取周期连续启动两次读（或写）操作所需的最小时间间隔3.13.1存储器概述4存储器带宽单位时间内存储器存取的信息量，单位用字/秒、字节/秒或位/秒表示。5价格价格是存储器的一个经济指标，一般用每位价格来表示。设C是具有S存储容量的存储器的总价格，则每位价格gC/S。3.13.1存储器概述3.1.2存储器分类1按存储介质划分（1）半导体存储器（2）磁表面存储器（3）光盘存储器2按存取方法划分（1）顺序存取（2）直接存取（3）随机存取（4）相联存取3.13.1存储器概述3按读/写功能划分只读存储器（ROM）随机访问存储器（RAM）4按信息的可保存性划分非永久记忆的存储器永久性记忆的存储器。5按在系统中的作用划分主存储器（主存）辅助存储器（辅存、外存）高速缓冲存储器（Cache）3.13.1存储器概述3.1.3存储器的层次结构存储器的特点是：速度越快，每位价格就越高。容量越大，每位价格就越低。容量越大，速度越慢。如果只采用其中的一种技术，存储器设计者就会陷入困境。解决这个难题的方法是采用存储器层次结构（MemoryHierarchy），而不只是依赖单一的存储部件或技术。3.13.1存储器概述现代计算机系统中，通常采用多级存储体系结构，即Cache、主存和辅存三级体系结构，主要表现在缓存-主存、主存-辅存这两个存储层次上，如图3-2所示。缓存-主存层次缓存CPU主存辅存主存-辅存层次主 存主存-辅存层次缓 存CPU辅 存缓存-主存层次3.13.1存储器概述在三级存储系统中，各级存储器承担的职能各不相同。Cache主要强调快速存取，以便使存取速度和CPU的运算速度相匹配，外存储器主要强调大的存储容量，以满足计算机的大容量存储要求主存储器介于Cache与辅存之间，要求选取适当的存储容量和存取周期，使它能容纳系统的核心软件和较多的用户程序。3.23.2半导体随机存储器目前，较为常用的半导体器件有两种：双极型半导体器件和MOS型半导体器件。双极型半导体（Transistor-TransistorLogic，TTL），速度高，驱动能力强，但集成度低，功耗大，价格高，多用于小容量高速存储器。金属氧化物场效应晶体管（MetalOxideSemiconductor，MOS），集成度高，功耗小，工艺简单，成本低，但速度较低，主要用于大容量存储器。在计算机中MOS器件组成的存储器是最为常用的，按所用的半导体工艺区分，存储器的芯片分为静态存储器和动态存储器两种类型。3.23.2半导体随机存储器3.2.1半导体存储器的组织1存储位元存储器的构成单元是存储位元，用于保存一位二进制的信息，这是现代计算机采用二进制的重要原因。但存储位元只要具备了以下3个条件就可以作为存储位元。呈现两种稳态（或半稳定），分别代表二进制的1和0。能够写入（至少一次）来设置状态。能够读出状态。3.23.2半导体随机存储器存储器位元操作：控制（写）数据输入选择位元（a）写操作控制（读）数据输出选择位元（b）读操作3.23.2半导体随机存储器2半导体存储器的分类随机存储器（RAM）掩模型只读存储器（MROM）可编程ROM（PROM）可擦PROM（EPROM）电可擦PROM（EEPROM）快闪存储器3.23.2半导体随机存储器3.2.2SRAM静态随机存储器（StaticRandomAccessMemory，SRAM）是一种快速存储器，所谓“静态”的含义是这种存储器不需要刷新操作。但SRAM造价较高，通常用做高速缓冲存储器（Cache）。3.23.2半导体随机存储器图中字线功能对应图3-3中的选择线，位线D的功能对应数据输入/输出端。3.2.3DRAM动态随机存储器（DynamicRandomAccessMemory，DRAM）是目前在个人计算机中使用最多的存储器形式。“动态”的含义是指这种存储器必须定时地进行刷新操作，否则，其存储的数据就会丢失。位线CdVccCS源极漏极栅极字线T3.23.2半导体随机存储器3.2.4DRAM的刷新动态MOS存储器采用“读出”方式进行刷新。因为在读出过程中恢复了存储单元的MOS栅极电容电荷，并保持原单元的内容，所以读出过程就是再生过程。通常，在再生过程中只改变行选择线地址，每次再生一行。依次对存储器的每一行进行读出，就可完成对整个DRAM的刷新。从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一次为止，这一段时间间隔叫刷新周期，一般为2ms。3.23.2半导体随机存储器常用的刷新方式有3种，一种是集中式，另一种是分散式，第三种是异步式。（1）集中刷新集中刷新是在规定的一个刷新周期内，对全部存储单元集中一段时间逐行进行刷新，此刻必须停止读/写操作。3.23.2半导体随机存储器（2）分散刷新分散刷新是指对每行存储单元的刷新分散到每个读/写周期内完成。把存取周期分成两段，前半段用来读/写或维持，后半段用来刷新。例如，对128128阵列的存储器，每经过128个系统周期，整个存储器刷新一遍。3.23.2半导体随机存储器（3）异步刷新为了真正提高系统的工作效率，应该采用集中与分散相结合的方式，既克服出现“死区”，又充分利用最大刷新间隔为2ms的特点。例如，对于128128的存储芯片，可采取在2ms内对128行各刷新一遍，即每隔2ms/12815.6s刷新一行，而每行刷新所有的时间仍为读/写周期0.5s。3.23.2半导体随机存储器3.2.5DRAM控制器在实际应用中，经常使用DRAM控制器与DRAM配合使用。DRAM控制器是CPU与DRAM芯片之间的接口电路，负责完成刷新、刷新/访存裁决等操作。DRAM控制器的逻辑结构如图3-10所示。借助DRAM控制器，可把DRAM看成SRAM一样使用，为系统设计带来很大方便。3.23.2半导体随机存储器3.2.6存储器模块在计算机中，存储器模块一般称为“内存条”，是将内存芯片焊接到事先设计好的印制电路板上，而计算机主板也改用内存插槽，这样内容就可以方便地安装和更换了。内存条的接口类型是根据内存条上导电触片（金手指）的数量来划分的，金手指上的导电触片也习惯称为针脚数（Pin）。单列直插内存模块（SingleInlineMemoryModule，SIMM）、双列直插内存模块（DualInlineMemoryModule，DIMM）和RIMM（RambusInlineMemoryModule）。3.23.2半导体随机存储器从传输类型角度介绍内存条的发展过程。（1）FPDRAM（2）EDODRAM（3）SDRAM（4）DDR（5）RDRAM（6）DDR23.33.3半导体只读存储器计算机中使用的半导体存储器主要有两类：半导体RAM（RandomAccessMemory）和半导体ROM（ReadOnlyMemory），RAM具有易失性，而ROM是非易失性的。ROM主要用于存放系统程序、常用功能的库例程和功能表，当程序或数据需要永久保存在主存中，不需要从辅助存储器中调入时，存放在ROM中。ROM的具体分类有掩膜只读存储器（MROM）、可编程ROM（PROM）、可擦可编程只读存储器（EPROM）、电可擦可编程只读存储器（EEPROM）和Flash存储器等。3.33.3半导体只读存储器1掩膜只读存储器（MROM）3.33.3半导体只读存储器2可编程ROM（PROM）3可擦PROM（EPROM）EPROM可修改多次，EPROM比PROM更贵。3.33.3半导体只读存储器4电可擦PROM（EEPROM）5Flash存储器3.43.4存储器与CPUCPU连接存储器和CPU的连接，必须按照芯片提供的引脚特征进行连接。CPU对存储器进行读/写操作，首先由地址总线给出地址信号，然后发出读操作或写操作的控制信号，最后在数据总线上进行信息交流。因此，存储器同CPU连接时，要完成地址线、数据线和控制线的连接。3.4.1芯片的引脚集成电路封装在陶瓷外壳中，并引出与外界相连接的引脚。3.43.4存储器与CPUCPU连接典型的存储器芯片的引脚图3.43.4存储器与CPUCPU连接3.4.2存储容量的扩展每个存储芯片的容量是有限的，在字长和字数方面不能满足实际的需要，需要将若干存储芯片连在一起才能组成足够容量的存储器，这就叫存储容量的扩展，通常采用位扩展法、字扩展法和字位同时扩展法。1位扩展法位扩展是指增加存储字长，如2片1K4位的芯片可组成1K8位的存储器。3.43.4存储器与CPUCPU连接由2片1K4位的芯片组成1K8位的存储器3.43.4存储器与CPUCPU连接2字扩展法字扩展是指仅增加存储器字的数量，而存储字长不变，因此将芯片的地址线、数据线、读/写控制线并联，而由芯片选择信号来区分各芯片的地址范围，所以芯片选择信号端连接到片选译码器的输出端。3.43.4存储器与CPUCPU连接由2片1K8位的芯片组成2K8位的存储器3.43.4存储器与CPUCPU连接3字位同时扩展法字位同时扩展是指既增加存储字的数量，又增加存储字长。一个存储器的容量假定为MN位，若使用lk位的芯片（lM，kN，需要字位同时进行扩展，此时共需要(M/l)(N/k)个存储器芯片。3.43.4存储器与CPUCPU连接由8片1K4位的芯片组成4K8位的存储器3.43.4存储器与CPUCPU连接3.4.3计算机中主存储器的配置存储芯片与CPU芯片相连时，特别要注意芯片与芯片之间的地址线、数据线和控制线的连接。1地址线的连接存储芯片容量不同，其地址线数也不同，而CPU的地址线数往往比存储芯片的地址线数要多。通常总是将CPU地址线的低位与存储芯片的地址线相连。CPU地址线的高位或做存储芯片扩充时用或做其他用法，如做片选信号等。2数据线的连接同样，CPU的数据线数与存储芯片的数据线数也不一定相等。此时，必须对存储芯片进行位扩展，使其数据位数与CPU的数据线数相等。3读/写命令线的连接CPU读/写命令线一般可直接与存储芯片的读/写控制端相连，通常高电平为读，低电平为写。3.43.4存储器与CPUCPU连接4片选线的连接片选信号的连接是CPU与存储芯片正确工作的关键。由于存储器由许多存储芯片叠加组成，哪一片被选中完全取决于该存储芯片的片选控制端是否能接收到来自CPU的片选有效信号。片选有效信号与CPU的访存控制信号（低电平有效）有关，因为只有当CPU要求访存时，才要求选择存储芯片。若CPU访问I/O，则为高，表示不访问存储器。此外，片选有效信号还和地址有关，因为CPU给出的存储单元地址的位数往往大于存储芯片的地址线数，故那些未与存储芯片连上的高位地址必须和访存控制信号共同作用，产生存储器的片选信号。通常需用到一些逻辑电路，如译码器及其他各种门电路。5合理选择存储芯片合理选择存储芯片主要是指存储芯片类型（RAM或ROM）和数量的选择。通常选用ROM存放系统程序、标准子程序和各类常数等。RAM则是为用户编程而设置的。此外，在考虑芯片数量时，要尽量使连线简单方便。3.43.4存储器与CPUCPU连接3.4.4提高访存速度的措施由于CPU和主存的发展方向不太一样，CPU重点提高的是处理速度，而主存重点是提高容量，兼顾访问速度的提高。不同的发展策略导致CPU和主存的速度差异越来越大，使主存的存取速度成为计算机系统的瓶颈。为了使CPU不至因为等待存储器读/写操作的完成而无事可做主存储器采用更高速的技术来缩短存储器的读出时间，或加长存储器的字长。采用空间并行技术的双端口存储器。采用时间并行技术的多体交叉存储器，在每个存储器周期中存取几个字；在CPU和主存储器之间插入一个高速缓冲存储器（Cache），以缩短读出时间。3.43.4存储器与CPUCPU连接3.4.5多模块交叉存储器一个由若干个模块组成的主存储器是线性编址的。这些地址在各模块中如何安排，有两种方式：一种是顺序方式，一种是交叉方式。3.53.5高速缓冲存储器高速缓冲存储器（Cache）是为了解决CPU和主存之间速度不匹配而采取的一项重要技术。其主要是利用了程序局部性原理。局部性原理表现为两个方面：时间局部性：如果某条指令被执行，则不久以后该指令很可能再次被执行；如果某条数据结构被访问，则不久以后该数据结构很可能再次被访问。产生时间局部性的主要原因是程序中有大量的循环操作。空间局部性：一旦程序访问了某个内存单元，不久以后，其附近的内存单元也要被访问，即程序在一段时间内所访问的存储器空间可能集中在一定的范围之内，其最常见情况就是程序的顺序执行。3.53.5高速缓冲存储器相对容量较大、速度较慢的主存储器与容量较小、速度较快的Cache连在一起，Cache中存放主存储器中的部分副本。当CPU试图从存储器中读取一个字时，检查这个字是否在Cache中。如果是，则这个字传输给CPU；如果不是，则主存储器中一块固定数目的字读入Cache，然后再把这个字传输给CPU。块传送CPUCache主存字传送3.53.5高速缓冲存储器3.53.5高速缓冲存储器【例3-4】假设Cache的工作速度是主存的5倍，且Cache被访问命中的概率为95%，则采用Cache后，存储器性能提高多少？解：设Cache的存取周期为t，主存的存取周期为5t，则系统的平均访问时间为：ta 0.95t+0.055t1.2t性能为原来的5t/1.2t 4.17倍，即提高了3.17倍。3.53.5高速缓冲存储器3.5.2Cache的设计要素Cache容量的大小。主存地址映射到Cache的方法，即当把一个块调入Cache时，可以放到哪些位置上（映像规则）。当所要访问的块在Cache时，如何找到该块（查找算法）。当新的数据块装入已经没有存放空间的Cache时，替换掉原数据块的策略（替换算法）。CPU执行写访问时，应进行哪些操作（写策略）。数据块大小的选择。Cache数目的选择。3.53.5高速缓冲存储器2地址映射由于Cache的数据块比主存的数据块要少得多，必须按照某种函数关系把主存储器的数据块映射到Cache中，称作地址映射。在数据按照这种映射关系装入Cache后，执行程序时，应将主存地址变换成Cache地址，这个变换过程叫做地址变换。3.53.5高速缓冲存储器映射功能的选择决定了Cache的结构，通常采用3种技术，直接映射、相联映射和组相联映射。直接映射方法最简单，是把主存储器的每块映射到一个固定可用的Cache块中，是一个多对一的映射关系。图3-26说明了这种常用机制，映射表示为：ij modm其中：iCache块号j主存储器的块号mCache的块数3.53.5高速缓冲存储器3.53.5高速缓冲存储器直接映射的技术实现简单、花费少。它的主要缺点是对于给定的块，有固定的Cache位置。因此，如果一个程序恰巧重复引用两个映射到同一Cache块号中且来自主存不同块的字，则这些块将不断地交换到Cache中，命中率将会降低。【例3-5】假设主存容量为512KB，Cache容量为4KB，每个字块为16个字，每个字32位，则：Cache地址有多少位？可容纳多少块？主存地址有多少位？可容纳多少块？在直接映射方式下，主存的第几块映射到Cache中的第5块（设起始字块为第1块）？画出直接映射方式下主存地址字段中各段的位数。3.53.5高速缓冲存储器（2）全相联映射（AssociativeMapping）全相联映射通过允许每个主存储块装入到Cache的任何一块中来克服直接映射的缺点。全相联映射的Cache控制逻辑简单地把存储器地址解释为标记（Tag）域和字（Word）域，标记域唯一标识主存储块。为了确定某块是否在Cache中，Cache控制逻辑必须同时对每个块中的标记位进行检查，看其是否匹配。3.53.5高速缓冲存储器3.53.5高速缓冲存储器（3）组相联映射（SetAssociativeMapping）直接映射和全相联映射两种方式的优缺点正好相反，从存放位置的灵活性和命中率来看，后者为优；从比较器电路简单和硬件成本来说，前者为佳。而组相联映射是两种方法的折中方案，兼顾了二者的优点而又尽量避免了二者的缺点，因此被普遍采用。在组相联映射中，Cache分为v个组，每一组有k个行，它们的关系为：mvk，ij modv其中：iCache组号j主存储块的块号mCache的块数3.53.5高速缓冲存储器3.53.5高速缓冲存储器【例3-6】设采用两路组相联方式，即d3，w1，那么主存的第15块映射到Cache的哪个块中？解：Cache分为v2d8组，每一组有2w2个行（块）。ij modv15mod87所以，主存的第15块映射到Cache的第7组，每组有2块，组内是全相联映射方式，所以主存的第15块映射到Cache的第14、15块中。3.53.5高速缓冲存储器3替换策略当新的一块数据装入Cache时，原存储的一块数据必须被替换掉。对于直接映射，某个特定的块只可能有一个相对应的Cache块。对于相联和组相联技术需要一种替换算法。为了获得高速度，这种算法必须由硬件来实现。人们尝试过许多算法，下面介绍最常用的4种。3.53.5高速缓冲存储器（1）最近最少使用（LRU）算法（2）先进先出（FIFO）算法（3）最不经常使用（LFU）算法（4）随机替换算法3.53.5高速缓冲存储器4写策略（1）写直达法所有的写操作都对主存储器和Cache进行，以保证主存储器总是有效的。这一技术的主要缺点是，产生了大量的存储信息量，可能引起瓶颈问题。（2）写回法写回法（WriteBack）可以减少存储器的写入。数据每次只是暂时写入Cache，并设置与块有关的修改（Update）位。当某个块被替换时，当且仅当修改位被置位时，才将它回写主存储器。写回的缺点是，部分存储器是无效的，因此I/O模块的存取只允许通过Cache进行。这样就造成了更复杂的电路和潜在的瓶颈问题。3.63.6虚拟存储器虚拟存储器是指存储器层次结构中主存-辅存层次的存储系统。它以透明的方式给用户提供了一个比实际主存空间大得多的程序地址空间。虚拟存储器不仅是解决存储容量和存取速度矛盾的一种方法，而且也是管理存储设备的有效方法。在虚拟存储器中有3种地址空间：一种是虚拟地址空间，也称虚存空间或虚拟存储器空间，它是应用程序员用来编写程序的地址空间，这个地址空间非常大。第二种是主存储器的地址空间，也称为主存地址空间，主存物理空间或实存地址空间。第三种是辅存地址空间，也就是磁盘存储器的地址空间。3.63.6虚拟存储器与这三种地址空间相对应，有三种地址，即虚拟地址（虚存地址、逻辑地址、虚地址）、主存地址（物理地址、实地址、主存储器地址）和磁盘存储器地址（磁盘地址、辅存地址）。主存-辅存层次和Cache-主存层次的存储系统有很多相似之处，它们采用的地址变换、映射方法和替换策略，从原理上看是相同的，且都基于程序局部性原理。3.63.6虚拟存储器两种存储系统中的设备性能有所不同，管理方案的实施细节也有差异，所以虚拟存储系统中不能直接照搬Cache中的技术。两种存储系统的主要区别在于：主存的存取时间是Cache存取时间的510倍，而磁盘的存取时间是主存存取时间的上千倍，因而未命中时系统的相对性能损失有很大的不同。具体说，在虚拟存储器中未命中的性能损失要远大于Cache系统中未命中的损失。3.63.6虚拟存储器2主存-辅存层次的存储系统的基本信息传输单位主存-辅存层次的存储系统的基本信息传输单位可采用几种不同的方案：段、页或段页。3.6.2页式虚拟存储器在页式虚拟存储系统中，把虚拟空间分成页，称为逻辑页；主存空间也分成同样大小的页，称为物理页。虚拟地址到主存实地址的变换是由放在主存的页表来实现。在页表中，对应每一个虚存逻辑页号有一个表目，表目内容至少要包含该逻辑页所在的主存页面地址（物理页号），用它作为实（主）存地址的高字段，与虚存地址的页内行地址字段相拼接，就产生了完整的实存地址，据此来访问主存。3.63.6虚拟存储器页表基地址逻辑页号页内行地址虚存地址主存页面号+物理页号页内行地址实存地址页表（在主存中）控制字段3.63.6虚拟存储器由于程序在执行过程中具有局部性，因此，对页表中各存储字的访问并不是完全随机的。也就是说，在一段时间内，对页表的访问只是局限在少数几个存储字内。根据这一特点，可大大缩小目录表的存储容量。例如，容量为816个存储字，访问速度与CPU中的通用寄存器相当。这个小容量的页表称为快表（TranslationLookasideBuffer，TLB），快表采用相联方式访问。当快表中查不到时，再从存放在主存储器中的页表中查找实页号。与快表相对应，存放在主存储器中的页表称为慢表。慢表是一个全表，快表只是慢表的一个部分副本，而且只存放了慢表中很少的一部分。实际上，快表与慢表也构成了一个由两级存储器组成的存储系统。与虚拟存储器和Cache存储器类似。在这个快、慢表的存储系统中，访问速度接近于快表的速度，存储容量是慢表的容量。3.63.6虚拟存储器逻辑页号页内行地址物理页号页内行地址逻辑页号物理页号物理页号控制字段快表（相联存储器）实存地址虚存地址相联比较 （按内容访问）慢表（在主存中）（按地址访问）（快表中查不到）3.63.6虚拟存储器3.6.3段式虚拟存储器在段式虚拟存储系统中，段是按照程序的逻辑结构划分的，各个段的长度因程序而异。虚拟地址由段号和段内地址组成.3.63.6虚拟存储器3.63.6虚拟存储器3.6.4段页式虚拟存储器为了能够同时获得段式虚拟存储器在程序模块化方面的优点和页式虚拟存储器在管理主存和辅存物理空间方面的优点，把两种虚拟存储器结合起来就成为段页式虚拟存储器。在这种方式中，把程序按逻辑单位分段以后，再把每段分成固定大小的页。程序对主存的调入/调出是按页面进行的，但它又可以按段实现共享和保护。3.63.6虚拟存储器虚拟地址应包括基号、段号、页号、页内地址，其格式如下：基号 段号页号页内地址3.63.6虚拟存储器3.6.5替换算法虚拟存储器中的页面替换策略和Cache中的行替换策略有很多相似之处，但有3点显著不同：缺页至少要涉及前一次磁盘存取，以读取所缺的页面，因此缺页使系统蒙受的损失要比Cache未命中大得多。页面替换是由操作系统软件实现的。页面替换的选择余地很大，属于一个进程的页面都可替换。为了以较多的CPU时间和硬件为代价来换取更高的命中率，虚拟存储器中的替换策略一般采用LRU算法、LFU算法、FIFO（先进先出）算法，或将其中两种算法结合起来使用。虚拟存储器中，为了实现逻辑地址到物理地址的转换，并在页面失效时进入操作系统环境，人们设置了由硬件实现的存储管理部件MMU。小结对存储器的要求是容量大、速度快、成本低。为了达到这3个要求，计算机采用Cache、主存和外存多级存储体系结构。CPU能直接访问内存（Cache、主存），但不能直接访问外存。存储器的技术指标有存储容量、存取时间、存储周期等。广泛使用的SRAM和DRAM都是半导体随机读/写存储器，前者速度比后者快，但集成度不如后者高。二者的优点是体积小，可靠性高，价格低廉，缺点是断电后不能保存信息。只读存储器和闪速存储器正好弥补了SRAM和DRAM的缺点，即使断电也仍然保存原先写入的数据。特别是闪速存储器能提供高性能、低功耗、高可靠性以及瞬时启动能力，因而有可能使现有的存储器体系结构发生重大变化。半导体存储器由一组存储位元阵列组成，一般要通过字位扩展方法和CPU连接，才能进行正常的指令和数据的存取工作。Cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要的硬件技术，并发展为多级Cache体系，指令Cache与数据Cache分设体系。虚拟存储器指的是主存-外存层次的存储系统，它给用户提供了一个比实际主存空间大得多的虚拟地址空间。第四章第四章 外围设备外围设备重点内容：概述；键盘；显示设备；打印设备；外部存储器。4.14.1概述4.1.1外围设备的一般功能与组成I/O操作是通过各种外部设备来完成的，这些外部设备提供了在外部环境和计算机之间交换数据的手段。外部设备通过连接到I/O接口的连线与计算机系统连接，这些连线用来在I/O接口和外部设备间交换控制、状态和数据信息。数据（单独设备）送到或来自环境控制逻辑变换器缓冲区数据（位）来自或送至I/O模块状态送至I/O模块控制来自I/O模块4.1.2 4.1.2 外围设备的分类广义分类人可读的：适用于与计算机用户通信；机器可读的：适用于与设备通信；通信：适用于与远程设备通信。计算机系统组成的角度输入设备输出设备外存储器终端设备其他广义外围设备4.1.3调用I/O设备的层次调用I/O设备的用户界面设备驱动程序设备控制器及控制程序I/O设备的具体操作4.24.2键盘4.2.1硬件扫描键盘锁定信号高位振荡器计数器接口列译码器符合比较器行译码器键盘816去抖电路 低位ROM4.24.2键盘4.2.2软件扫描键盘5V10230111行10234.3 4.3 显示设备显示设备是计算机系统重要的输出设备之一。显示器屏幕上的字符、图形不能永久记录下来；一旦关机，屏幕上的信息也就消失了，所以显示器又称为“软拷贝”装置。显示设备子系统的硬件组成一般包括显示器件（或称显示器Monitor）、控制器和接口，在微机系统中往往合为一个整体，称为显示器适配卡。其软件组成有包含在操作系统中的驱动程序，可由操作系统命令调用；提供专门图形功能的各种图形软件包等。4.3.1显示方式与常见显示规格显示方式分类字符/数字方式图像方式性能指标显像管尺寸分辨率刷新率行频场频带宽点距4.3.2光栅扫描成像原理CRT结构原理聚焦系统电子枪垂直偏转线圈水平偏转线圈视频放大扫描偏转电路电子束荧光屏视频信号垂直同步水平同步4.3.3屏幕显示与显示缓存间的对应关系缓存地址与屏幕位置的对应关系VRAMROM屏幕E编码R编码T编码E点阵R点阵T点阵RE01n-1T4.4打印设备4.4.1打印设备的分类按印字原理划分，有击打式和非击打式两大类。按工作方式分，有串行打印机和行式打印机两种。此外，按打印纸的宽度还可分为宽行打印机和窄行打印机，还有能输出图的图形/图像打印机，具有色彩效果好的彩色打印机等。4.4.2点阵针式打印机针式打印机构原理示意图打印纸色带导板打印针针管衔铁铁心线圈1 2 3 4 5 6 7钢针打印头4.4.3激光打