资源描述
微电子器件与IC设计,第6章 MOSFET,主要内容 MOS结构与特性 MOSFET结构与特性 MOSFET工作原理 I-V特性 交流特性,引言,MOSFET,引言,特点 单极器件、多子器件 电压控制器件 噪声低 制作工序少,隔离容易,MOSFET,6.1 MOS结构及其特性,假设: 金属和半导体的功函数差为零 氧化层里面没有电荷而且氧化层完全不导电 氧化层和半导体界面不存在任何界面态,栅极上加负电压,空穴聚集,P型半导体,氧化绝缘层,金属,空穴,栅极上加正电压,耗尽,P型半导体,氧化绝缘层,金属,电子,栅极正电压增大,表面反型,P型半导体,氧化绝缘层,金属,电子,6.1 MOS结构及其特性,MOS电容,氧化层电容,表面层电容,总电容,6.2 MOSFET的结构及其特性,1 MOSFET的基本结构 构成:半导体衬底、氧化层、金属栅极、源漏扩散区。,6.2 MOSFET的结构及其特性,MOSFET的基本结构 主要的结构参数:L, W, tox, NA.,6.2 MOSFET的结构及其特性,2、MOSFET的类型,沟道中导电的 载流子类型,N沟道 (P型衬底),P沟道 (N型衬底),强反型时,导电沟道中的电子漂移运动形成电流,强反型时,导电沟道中的空穴漂移运动形成电流,VG0时,是 否有导电沟道,增强型,耗尽型,VG0时,无导电沟道,VG0时,有导电沟道,(1)共有四种类型 (2)增强型MOSFET多为P沟道型,耗尽型多为N沟道型,6.2 MOSFET的结构及其特性,2、MOSFET的类型,6.2 MOSFET的基本结构及工作原理,3、MOSFET的基本工作原理,VG0:S、D之间只有微小的pn结反向电流。,VG 0:出现从栅极指向半导体的电场,表面出现耗尽层;VG增加,半导体表面出现反型层。当VDS 0,形成漏源电流IDS。,VT: VGS使半导体表面达到强反型时电压。VGSVT,表面出现导电通道。 VDS一定,VGS越大,沟道越厚,导电电子越多,沟道电流越大。,6.2 MOSFET的基本结构及工作原理,6.2.2、 MOSFET的基本工作原理,耗尽层: 表面少子浓度 表面多子浓度 强反型: 表面少子浓度 体内多子浓度 导电沟道: 强反型时漏源之间形成的导电通道 阈值电压 VT :使半导体表面达到强反型时(ns p0) 所需的栅源电压 漏极: 载流子流出沟道 源极: 载流子流入沟道 ( 漏源电压总是使载流子 由源极流入沟道 由漏极 流出沟道 ),6.2 MOSFET的基本结构及工作原理,6.2.2、 MOSFET的基本工作原理 VDS为常数,IDSVGS VGS0, IDS0 VGSVT(阈值电压): VGS :P型耗尽层N反型层 VGS0:,6.3 MOSFET的阈值电压,6.3.2 强反型,6.3 MOSFET的阈值电压,6.3.2 强反型 半导体表面积累的少子浓度等于甚至超过体内多子浓度的状态 费米势: 强反型条件:,6.3 MOSFET的阈值电压,6.3.3 强反型时的电荷分布 QG:金属栅上的面电荷密度 QOX:栅绝缘层中的面电荷密度 Qn :反型层中电子电荷面密度 QB :半导体表面耗尽层中空间电荷面密度,6.3 MOSFET的阈值电压,6.3.4 理想状态MOSFET的阈值电压 1. 理想状态:Qox0,Vms0 2. 沟道形成时的临界状态:Qn0 3. 出现强反型后:xd xdmax,6.3 MOSFET的阈值电压,6.3.4 理想状态MOSFET的阈值电压,理想假设条件下不考虑,刚达到强反型时Qn分布在表面很薄的一层内 QnQB,单位面积栅电容,6.3 MOSFET的阈值电压,6.3.4 理想状态MOSFET的阈值电压,空间电荷区宽度 (强反型时可视为np),6.3 MOSFET的阈值电压,6.3.4 理想状态MOSFET的阈值电压,单位面积栅电容,栅氧化层厚度,6.3 MOSFET的阈值电压,6.3.4 理想状态MOSFET的阈值电压,6.3 MOSFET的阈值电压,6.3.5 实际MOSFET的阈值电压 (1)实际MOS结构的特点,6.3 MOSFET的阈值电压,6.3.5 实际MOSFET的阈值电压 (2),NMOS:,PMOS:,6.3 MOSFET的阈值电压,6.3.5 实际MOSFET的阈值电压 (3)非平衡下之VT VDS0,6.3 MOSFET的阈值电压,6.3.5 实际MOSFET的阈值电压 (4) 衬偏电压VBS0,6.3 MOSFET的阈值电压,6.3.6影响阈值电压的因素 (1)栅电容Cox (2)接触电势 (3)衬底杂质浓度的影响 (4)氧化层电荷密度的影响,6.3 MOSFET的阈值电压,6.3.6影响阈值电压的因素 (1)栅电容Cox 选用较大介电系数的材料作栅介质膜 减小氧化层厚度,6.3 MOSFET的阈值电压,6.3.6影响阈值电压的因素 (2)接触电势 尽量使得Vms=0 用硅栅工艺(用多晶硅作栅极),6.3 MOSFET的阈值电压,6.3.6影响阈值电压的因素 (3)衬底杂质浓度的影响 费米势: 耗尽层电荷: Vms,NMOS,PMOS,6.3 MOSFET的阈值电压,6.3.6影响阈值电压的因素 (4)氧化层电荷密度的影响,NMOS: 1)NA一定时,Qox VT (+ 0 ) 2)当 时,NA 在1015cm-3 仍是 VTn 1015cm-3, 才形成EMOS 所以,NMOS易形成耗尽型,6.3 MOSFET的阈值电压,6.3.6影响阈值电压的因素 (4)氧化层电荷密度的影响 PMOS: VTp始终小于0,为EMOS 欲PMOS成为DPMOS,可预制一层P型预反型层或利用Al2O3膜的负电荷效应,制作Al2O3/SiO2复合栅,6.4 MOSFET的电流电压特性,6.4.1 理想模型(以ENMOS为例) 一维近似,只考虑电流在y方向的流动; 强反型近似: 渐变沟道近似: 只考虑漂移电流,忽略扩散电流; 忽略沟道和衬底间的反向漏电流; 忽略源极、漏极、沟道之间的接触电阻; 考虑沟道杂质浓度均匀分布。,6.4 MOSFET的电流电压特性,6.4 MOSFET的电流电压特性,6.4.2 沟道电荷密度Qn 设沟道中某一点y的电荷密度为Qn(y): 沟道中某一点电位为V(y)则:,6.4 MOSFET的电流电压特性,6.4.3 漂移电流IDS qn(x,y):沟道中某点的电荷密度,n:迁移率,6.4 MOSFET的电流电压特性,6.4.3 漂移电流IDS 1、线性区: VDSVGSVT V(y)可忽略 2、可变电阻区:VDS较大,V(y)不能忽略 3、饱和区: VDS继续增大到VDSVGS-VT 沟道夹断,6.4 MOSFET的电流电压特性,6.4.4 影响电流电压特性的因素 耗尽层电容的影响 高场迁移率的影响 栅电场的影响(Ex) 横向电场(Ey)的影响,6.4 MOSFET的电流电压特性,6.4.4 影响电流电压特性的因素 (1)耗尽层电容的影响,随VDS变化,6.4 MOSFET的电流电压特性,6.4.4 影响电流电压特性的因素 (2)高场迁移率的影响 栅电场的影响(Ex),时,,6.4 MOSFET的电流电压特性,6.4.4 影响电流电压特性的因素 (2)高场迁移率的影响 横向电场(Ey)的影响,饱和漂移速度的临界场,6.4 MOSFET的电流电压特性,6.4.5 MOSFET直流参数 1、 2、最大饱和漏源电流IDSS 3、截止漏电流 4、栅源直流输入阻抗RGS 5、导通电阻Ron,6.5 MOS的交流小信号参数,6.5.1 跨导gm 表示栅源电压对漏源电流的控制能力。 影响因素: VGS VDS 提高gm,饱和区:,6.5 MOS的交流小信号参数,6.5.2 漏导gd 反映漏源电压对漏源电流的控制能力。 表达式 1)非饱和区 2)线性区 3)饱和区 (理想) gds不为0的原因 1)沟长调制效应 2)漏区电场静电反馈效应,6.5 MOSFET交流小信号等效电路及频率特性,交流小信号下MOSFET的工作特点,6.5 MOSFET交流小信号等效电路及频率特性,6.5.3栅源电容Cgs及栅漏电容Cgd 1. Cgs:,6.5 MOSFET交流小信号等效电路及频率特性,6.5.3栅源电容Cgs及栅漏电容Cgd Cgs: 1)当VDS很小,可忽略不计时(线性区): 2)当饱和区,6.5 MOSFET交流小信号等效电路及频率特性,6.5.3 栅源电容Cgs及栅漏电容Cgd 2. Cgd: 线性区: 饱和区:,6.5 MOSFET交流小信号等效电路及频率特性,6.5.4 MOSFET交流小信号等效电路 (1)电流方程 输入端: 输出端:,6.5 MOSFET交流小信号等效电路及频率特性,6.5.4 MOSFET交流小信号等效电路 (2)本征等效电路 Rgs=2/5 Ron 1/gd =rd,6.5 MOSFET交流小信号等效电路及频率特性,6.5.4 MOSFET交流小信号等效电路 (3)实际等效电路 RS:源极串联电阻 RD:漏极串联电阻 Cgs:栅源寄生电容 Cgd:栅漏寄生电容 CDS:漏极和衬底之间寄生电容,6.5 MOSFET交流小信号等效电路及频率特性,6.5.5 MOSFET频率特征参数 1、 跨导截止频率 (1)高频跨导gm() 电流改变量相同:,6.5 MOSFET交流小信号等效电路及频率特性,6.5.5 MOSFET频率特征参数 1、 跨导截止频率 (2)跨导截止频率:,6.5 MOSFET交流小信号等效电路及频率特性,6.5.5 MOSFET频率特征参数 2、截止频率fT 流过Cgs的电流交流短路输出电流时的频率 寄生电容的影响: fT会降低,总输入电容,6.5 MOSFET交流小信号等效电路及频率特性,6.5.5 MOSFET频率特征参数 3、提高截止频率的措施 L降低,可缩短沟道渡越时间 增大,选择高的材料,工艺用NMOS 减少界面态、表面态 采用埋沟器件,避免表面散射的影响 减小寄生电容,
展开阅读全文