武汉大学2016DSP复习资料

DSP复习资料第一章 绪论 1、 什么是DSP，DSP的两层含义 ？ DSP侠义理解为数字信号解决器，广义理解为数字信号解决措施。2、 比较DSP、CPU和MCU，DSP和通用解决器构造有什么不同？ 通用CPU：微型计算机中央解决器MCU：单片机微型计算机DSP：可编程的数字信号解决器DSP采用哈弗构造 通用解决器 采用冯诺依曼构造3、 掌握冯偌伊曼构造、哈佛构造以及改善的哈佛构造的区别及联系？冯诺依曼构造：其程序代码和数据共用一种公共的存储空间和单一的地址与数据总线，取指令和取操作数只能分时进行。哈佛构造：将程序代码和数据的存储空间分开，各有自己的地址总线与数据总线。改善的哈佛构造：为了进一步提高信号解决的效率，在哈佛构造的基本上，又加以改善，使得程序代码和数据存储空间之间也可以进行数据的传送。4、 简述数字信号解决与模拟信号解决相比的优越性？数字信号解决是采用计算机或数字信号解决器（DSP）和专用集成电路（ASIC）等专用解决设备，具有灵活、高速与高精度的长处，数字信号解决具有抗干扰强、设备尺寸小、造价低、效率高、能耗低等突出长处，这些都是模拟信号解决技术与设备所无法比拟的。5、 DSP芯片的构造特点？改善的哈佛构造、多总线构造、流水线技术、多解决单元、特殊的DSP指令、指令周期短、运算精度高、丰富的外设、功耗低。6、 DSP芯片的分类？按照DSP的用途，可分为通用型DSP芯片和专用型DSP芯片。按数的不同表达措施，将DSP分为两种类型：一种是定点DSP，另一种是浮点DSP。7、理解做DSP方面公司？【重点知识】1、DSP芯片内部采用哈佛构造,这种构造将程序空间和数据空间分开,容许同步取来自程序存储器的指令和数据存储器的数据。2、改善的哈佛构造容许指令存储在高速缓冲存储器中，执行此指令，不需要再从存储器中读取指令，节省了一种指令周期的时间。3、TMS320C54x内部有P、C、D、E等4条总线，每条总线又涉及地址总线和数据总线。可以在一种机器周期内从程序存储器取1条指令，从数据存储器读2个操作数和向数据存储器写1个操作数。4、一般而言，一种具有四级流水线的DSP芯片执行一条指令，是将指令分为取指 、 译码 、 取操作数、 执行 四个阶段。5、TMS320C54xDSP的FIR指令专门用于系数对称的有限冲激响应滤波器算法（请写全称），LMS指令用于自适应滤波器算法（请写全称）。6、选择DSP芯片应考虑_运算速度、硬件资源、运算精度、 功耗、开发工具、价格等重要因素，其他如封装形式、质量原则、供货状况和生命周期也应顾及。7、TI公司目前常用的DSP芯片归纳为三大系列：即TMS320C系列（涉及TMS320C20x/C24x/C28x ）、TMNS320C5000系列（涉及TMS320C54x/C55x）、 TMS320C6000系列（涉及_TMS320C62x/C67x/C64x）。8、目前世界上生产通用DSP的厂家重要有哪几家？（请至少说出4个）重要厂家有TI公司、AD(美国模拟器件Analog Devices)公司、Lucent公司、Motorola公司和LSI Logic公司。9、 请说出衡量DSP芯片运算速度的性能指标？（至少3种）DSP芯片的运算速度、DSP芯片的运算精度、片内硬件资源、DSP芯片的功耗、DSP芯片的开发工具、DSP芯片的价格。10、请画出4级流水线操作图。11、 典型的DSP系统应涉及 抗混叠滤波器、 数据采集 A/D 转换器、数字信号解决器 DSP、D/A转换器和低通滤波器等。12、 DSP系统的设计过程可分为算法研究与优化、DSP芯片及外围芯片的拟定、软硬件设计阶段、硬件和软件调试阶段 、系统集成与测试阶段5个阶段。第二章 TMS320C54x的硬件构造1、 DSP硬件构造特点？ c54x的内部构造？TMS320C54x DSP采用先进的修正哈佛构造和8总线构造 P192、 c54xCPU部分的构造特点？(1) 先进的多总线构造(1条程序总线、3条数据总线和4条地址总线)。(2) 40位算术逻辑运算单元(ALU)，涉及1个40位桶形移位寄存器和2个独立的40位累加器。(3) 1717位并行乘法器，与40位专用加法器相连，用于非流水线式单周期乘法/累加(MAC)运算。(4) 比较、选择、存储单元(CSSU)，用于加法/比较选择。(5) 指数编码器，可以在单个周期内计算40位累加器中数值的指数。(6) 双地址生成器，涉及8个辅助寄存器和2个辅助寄存器算术运算单元(ARAU)。 3、掌握c54x总线特点，由几种类型的总线构成，每种类型的总线的数量和名称。C54x DSP片内有8条16位的总线，即4条程序/数据总线和4条地址总线。这些总线的功能如下： (1) 程序总线(PB)。传送取自程序存储器的指令代码和立即操作数。(2) 数据总线(CB、DB和EB)。将内部各单元(如CPU、数据地址生成电路、程序地址生成电路、在片外围电路及数据存储器)连接在一起。其中，CB和DB传送读自数据存储器的操作数，EB传送写到存储器的数据。(3) 4个地址总线(PAB、CAB、DAB和EAB)传送执行指令所需的地址。C54x DSP可以运用两个辅助寄存器算术运算单元(ARAU0和ARAU1)，在每个周期内产生两个数据存储器的地址。4、 C54X DSP具有2个40位的累加器，累加器构成？累加器A和B的差别？ 累加器又叫目的寄存器，它的作用是寄存从ALU或者乘法器/加法器单元输出的数据累加器A和B的差别仅在于累加器A的3116位可以作为乘法器的一种输入。5、 C54x 内部乘法器单元的输入端的数据来源？6、C54x的算术逻辑单元ALU单元的输入端的数据来源？ALU的X输入端的数据为如下2个数据中的任何一种: (1) 移位器的输出(32位或16位数据存储器操作数或者通过移位后累加器的值)； (2) 来自数据总线(DB)的数据存储器操作数。ALU的Y输入端的数据是如下3个数据中的任何一种: (1) 累加器(A)或(B)的数据； (2) 来自数据总线(CB)的数据存储器操作数； (3) T寄存器的数据。7、桶形移位器的操作，移位位数？移位数可以用如下方式定义：用一种立即数(-1615)表达。 用状态寄存器ST1的累加器移位方式(ASM)位表达，共5位，移位数为-1615。用T寄存器中最低6位的数值(移位数为-1631)表达。9、 CPU状态和控制寄存器？C54x DSP有三个状态和控制寄存器： (1) 状态寄存器0(ST0)； (2) 状态寄存器1(ST1)； (3) 解决器工作模式状态寄存器(PMST)。 （1） 掌握ST0中DP的位数和计算措施。数据存储器页指针。这9位字段与指令字中的低7位结合在一起，形成一种16位直接寻址存储器的地址，对数据存储器的一种操作数寻址。如果ST1中的编辑方式位CPL=0，上述操作就可执行。DP字段可用LD指令加载一种短立即数或者从数据存储器对它加载（2） 掌握ST1中CPL位作用。直接寻址编辑方式位。CPL批示直接寻址时采用何种指针(1) CPL=0：选用用数据页指针(DP)的直接寻址方式(2) CPL=1：选用堆栈指针(SP)的直接寻址方式（3） 掌握ST1中INTM位作用。中断方式位。INTM从整体上屏蔽或开放中断(1) INTM=0 开放所有可屏蔽中断(2) INTM=1 关闭所有可屏蔽中断SSBX指令可以置INTM为l，RSBX指令可以将INTM清0。当复位或者执行可屏蔽中断(INR指令或外部中断)时，INTM置1。当执行一条RETE或 RETF指令(从中断返回)时，INTM清 0。INTM不影响不可屏蔽的中断(RS和NMI)。INTM位不能用存储器写操作来设立（4） 掌握PMST寄存器各状态位的功能？MP/MC、OVLY位，DROM位的作用 MP/MC中断方式位。INTM从整体上屏蔽或开放中断(1) INTM=0 开放所有可屏蔽中断(2) INTM=1 关闭所有可屏蔽中断SSBX指令可以置INTM为l，RSBX指令可以将INTM清0。当复位或者执行可屏蔽中断(INR指令或外部中断)时，INTM置1。当执行一条RETE或 RETF指令(从中断返回)时，INTM清 0。INTM不影响不可屏蔽的中断(RS和NMI)。INTM位不能用存储器写操作来设立 OVLYRAM反复占位位。OVLY可以容许片内双寻址数据RAM块映射到程序空间。OVLY位的值为(1) OVLY=0：只能在数据空间而不能在程序空间寻址在片RAM (2) OVLY=l：片内RAM可以映像到程序空间和数据空间，但是数据页0(00h7Fh)不能映像到程序空间 DROM数据ROM位。DROM可以让片内ROM映像到数据空间。DROM位的值为(1) DROM=0：片内ROM不能映像到数据空间(2) DROM=1：片内ROM的一部分映像到数据空间 9、掌握c54x 存储空间的分派？一共多少千字？192K有那几部分构成？程序、数据、I/O空间10、 TMS320C5402可以寻址的程序存储器容量？1024k11、 片内外设片内外设是指集成在DSP芯片内部的扩展功能模块，涉及时钟发生器、中断、定期器、主机接口、串行口等。12、中断系统。中断是由硬件驱动或者软件驱动的信号。中断信号使C54x DSP暂停正在执行的程序，并进入中断服务程序(ISR)。中断分类(1) 第一类是可屏蔽中断。这些都是可以用软件来屏蔽或开放的硬件和软件中断。C5402只使用14个可屏蔽中断。对C5402来说，这14个中断的硬件名称为： INT3INT0。 BRINT0、BXINT0、BRINT1和BXINT1(串行口中断)。 TINT0、TINT1(定期器中断)。 HPINT(主机接口)DMAC0DMAC5。 (2) 第二类是非屏蔽中断。这些中断是不可以屏蔽的，C54x对这一类中断总是响应，并从主程序转移到中断服务程序。中断响应过程(1) 接受中断祈求。(2) 应答中断。(3) 执行中断服务程序(ISR)。(4) 保存中断上下文中断向量表是如何重新定位的。在C54x DSP中，中断向量地址是由PMST寄存器中的IPTR(中断向量指针9位)和左移2位后的中断向量序号(中断向量序号为031，左移2位后变成7位)所构成。【重点知识】1、请写出TMS320C54xDSP 8条总线的英文简称。PB、CB、DB和EB、PAB、CAB、DAB和EAB2、程序总线传送取自程序存储器的指令代码和立即操作数。3、请阐明TMS320C54xDSP的CPU执行下列读写操作时分别用到哪些总线？(1)程序写 EB、PAB(2)单数据读 DB、DAB(3)双数据读系数读 CB、DB、PB、CAB、PAB(4)外设读 DB、DAB(5)外设写 EB、EAB4、TMS320C54xDSP的3组数据总线CB、DB和EB中，CB和DB传送读到数据存储器的操作数，EB传送写到存储器的数据。5、C54xDSP运用两个辅助寄存器算术运算单元ARAU0和ARAU1在每个周期内产生两个数据存储器的地址。6、C5402采用双电源供电，共内核电源电压为1.8V，IO电源电压为3.3V。7、C5402芯片共有20个地址引脚，可寻址1M字的外部程序空间、 _字的外部数据空间和_字的外部IO空间。8、TMS320C54x芯片均有2个通用的IO引脚，分别为BIO和XF。9、TMS320C54x系列DSP芯片的内部构造涉及40位的算术逻辑单元ALU、比较选择和存储单元CSSU、2个独立的40位累加器、40位桶形级移位寄存器、1717位并行乘法器、 40位加法器、2个地址生成器、多种专门用途的寄存器、内部总线等构成部分。10、C54x的2个地址生成器涉及8个辅助寄存器和2个辅助寄存器算术单元。11、根据ALU功能框图回答问题：（1）ALU如何获取数据？A、B、T、C、D、S（2）ALU输出数据送往何方？ALU的输出为40位，被送到累加器A或B。（3）请分别阐明SXM、C、C16控制位的作用？SXM：符号位扩展方式控制位。C：进位标志。C16：双16位/双精度算术运算方式控制位。12、 若OVM=1，当正向溢出和负向溢出时，ALU将如何解决运营成果？正向溢出时，成果解决为007FFFFFFFH负向溢出时，成果解决为FF80000000H13、 累加器A和B都可分为三部分：AGAH和AL。其中，AG用作计算时的数据位余量,以避免诸如自有关那样的迭代运算时溢出。14、 设A=FF0614,执行STL A,6,T指令后, 累加器和数据存储器单元T中的成果分别是多少? （T）=8500H,A不变15、 累加器A和B的差别仅在于累加器A的3116位可以用做乘法器的一种输入。16、 如何对进位位C清零和置位？清零：RSBX C置位：SSBX C17、 桶形移位寄存器的移位方式。18、C54X CPU的乘法器/加法器单元涉及一种17*17位乘法器和40位加法器可以，在一种流水线状态周期内完毕一次乘加运算。19、当ST1中的小数方式位FRCT=1 ，乘法器工作在小数相乘方式，乘法成果自动左移1位，以消去多余的符号位。20、比较选择和存储单元CSSU是专为Viterbi算法设计的硬件单元，只要将ST1中的C16位置1，ALU就被配备成双16位工作方式，所有的双字指令都变成双16位的算术运算指令。ALU可以在一种机器周期内完毕两个16位数的加/减运算，成果分别寄存在累加器的高16位和低16位，然后可以运用CMPS指令对累加器的高16位和低16位进行比较，并选择较大者寄存到指令所规定的存贮单元中。21、指数编码器是使用EXP指令和NORM指令对累加器的数值进行归一化解决。22、指数编码器可以在单个周期内执行EXP指令，求得累加器中数的指数值，并以2的补码的形式寄存到T暂存器中。23、C54x提供三个16位寄存器来作为CPU状态和控制寄存器，它们分别为ST0ST1和PMST。24、状态寄存器0中，ARP字段是作为辅助寄存器指针，在间接寻址单操作数时，用来选择辅助寄存器，当DSP工作在原则方式时，不能修正ARP，它必须置“0”。25、状态寄存器0中，DP字段称数据存储器页指针 ，在直接寻址方式，若ST1中的CPL= 0 ，该字段（9位）与指令中给出的低7位地址一起形成一种16位直接寻址存储器的地址。26、CPL=1，选择堆栈指针的直接寻址方式。27、INTM=0，A 所有可屏蔽中断。（A）开放 （B）关闭28、ASM规定一种多大范畴的移位值？-161529、解决器工作方式状态寄存器PMST中的IPTR为中断向量指针，它批示中断向量所驻留的128字程序存储器的位置，DSP复位时，这9位字段所有置“1”，因此复位向量总是驻留在程序存储空间的FF80H。30、 C54x解决器工作方式状态寄存器PMST中有3个状态位MP/MC 、OVLY和DROM，用来安排C54X片内存存储器作为程序或数据空间。31、 若MP/ MC0，则片内ROM安排到程序空间。32、 若OVLY=1，则片内RAM安排到程序空间和数据空间。33、 若DROM0 ，则片内ROM不安排到数据空间。34、 C54x的CPU涉及ALU、ACCA和ACCB、Barrel Shifter、MAC、CSSU、 指数编码器、及CPU状态和控制寄存器。 35、 C54X中，内部存储器的形式有SARAM、DARAM和ROM三种，SARAM和DARAM总是安排到数据存储空间，也可以构成程序存储空间; ROM一般构成程序存储空间,也可部分地安排到数据存储空间。36、 所谓双寻址RAM(DARAM)就是一种周期内进行两次存取操作的RAM存储器,而单寻址RAM(SARAM)就是一种周期内进行一次存取操作的RAM存贮器。37、 C5402内部具有4k字的ROM、16k字的DARAM、0k字的SARAM。38、 C5402有20条外部程序地址线，其程序空间可扩展至1M字。整个程序空间提成16页，页号由存储器映像CPU寄存器XPC设定。39、 当TMS320VC5402片内RAM安排到程序空间时，每页程序存储器提成两部分：一部分公共的16K字；另一部分是各自独立的48K字 ；当片内ROM被寻址（MP/MC=0）,它只能在0页，不能映像到程序存储器的其他页。40、 C54x有两类特殊功能寄存器，它们都映像到数据空间的第0页，第一类是CPU寄存器，它们映象到数据空间的0000H-001FH地址范畴内，重要用于程序的运算解决和寻址方式的选择及设定；第二类是片内外设寄存器，它们映象到数据空间的0020H-005FH区域内，重要用于控制片内外设，涉及串行通信控制寄存器组、定期器控制寄存器组、机器周期设定寄存器组等。41、 C54x提供了一种具有64K字的I/O空间，重要用于对片外设备的访问。可以使用PORTR指令和PORTW指令对I/O空间寻址。42、 C5402有一种6级深度的流水线,在任何一种机器周期内，可以有16条不同的指令在同步工作，每条指令工作在不同级的流水线上。43、 C5402的流水线构造可分为预取指、取指、译码、寻址、读数、执行几种阶段。44、 流水线冲突产生的因素是什么？有哪些措施可以避免流水线冲突？因素：（1）资源有限，指令同步访问DARAM同一存储块。（2）后一指令要用到前一指令提供的操作数，但前一指令尚未执行操作。避免措施：（1）C语言（2）保护性命令（3）插入若干NOP控指令 第三章 TMS320C54x的指令系统1、 掌握七种寻址方式 ， ，#，* 表达寻址方式前缀#表达其后的操作数为立即数。前缀*表达其后的操作数为间接地址。前缀表达其后的操作数是采用直接寻址或绝对寻址的地址。直接寻址产生的地址是后操作数(地址)和数据页指针或堆栈指针的组合。2、 理解直接寻址中16位地址的构成措施？P56直接寻址，就是在指令中包具有数据存储器地址(dmad)的低7位，由这7位作为偏移地址值，与基地址值(数据页指针DP或堆栈指针SP)一道构成16位数据存储器地址。其中，158位为指令的操作码；第7位拟定了寻址方式，若I=0，表达指令使用直接寻址方式；60位涉及了指令的数据存储器的偏移地址。直接寻址的语法是用一种符号或一种常数来拟定偏移值。例如： DD SAMPLE，B 低7位由SAMPLE决定，高9位：(1) 当ST1中的CPL位为0时，由ST0中的DP值(9位地址)与指令中的7位地址一道形成16位数据存储器地址。(2) 当ST1中的CP位为时，将指令中的7位地址与16位堆栈指针SP相加，形成16位的数据存储器地址。3、 理解间接寻址不同措施？比较特殊的间接寻址方式有哪两种？P56单操作数间接寻址：从存储器中读或写一种单16位数据操作数。双操作数间接寻址：在一条指令中访问两个数据存储单元。 1) 循环寻址 循环寻址用%表达 *ARi-%, *ARi+%, *ARi-0%, *ARi+0%, *ARi(lk)%例如LD *+AR1(8)%，A STL A， *+AR1(8)%； 2) 位倒序寻址 *ARi-0B, *ARi+0B RPT #15 ；循环执行下一条指令15+1次ARx0B和ARx+0B是间接寻址的位倒序寻址类型。间接寻址的ARx中的内容与AR0中内容以位倒序的方式相加产生ARx中的新内容。位倒序寻址重要应用于FFT运算。4、 理解+,- ,%,0,(lk),B的区别5、 理解双寻址操作指令中辅助寄存器限制？由于只有2位（Xar或Yar的值）可以用于选择寄存器，因此只能选择四个寄存器，所用辅助寄存器只能是AR2、AR3、AR4、AR56、 掌握传送、装载指令LD ,ST ,STM ,STH,STL,MVKD ,MVDD,MVDM7、 掌握算术运算指令 ADD 加法 ,SUB 减法 ,MPY 乘法 MPYA ACCA 的高品位进行乘法,SQUR 平方、MAC 乘加,MACD 与程序存储器值乘加, MAS乘减8、 掌握程序控制指令BD,BANZD,BCD9、 掌握反复操作指令RPT,RPTB,RPTZ 9、掌握并行加载和存储指令ST src,Ymem|LD Xmem,dst【重点知识】例、下面哪条指令是端口寻址指令？ C（A）LD #0，A （B）MVKD EXAM1，*AR5（C）PORTR FIFO，*AR5 （D）READA 60H 例2、请解释下列指令的功能并比较异同。(1)A=60H立即数，(2)偏移地址 (3)A=（60H）地址所存数（1）LD #60H，A （2）LD 60H，A（3）LD *（60H），A例3、指令解释。（1） READA Smem Smem=(A)把A寻址的存储器的值读到数据单元中（2） WRITA Smem (A)=Smem把数据单元中的值写到A寻址的存储器中例4、下面哪个间接寻址单操作数表达循环寻址？ B（A）*AR2-0B （B）*AR2-0%（C）*AR2（5） （D）*+AR2（5）例5、下面哪条指令汇编时不会报错？（A）MAC *AR1，*AR2，A（B）MAC *AR2，*AR3，B（C）MAC *AR0，*AR1，A（D）MAC *AR5，*AR6，B例6、试分析下述指令执行后相应寄存器、状态位及数据存储器单元数据的变化。（1） BIT *AR5+，3 Addr=AR3=0100 AR3=0100+1=0101 A=Addr(0100)=1208（3） BACCD B ANDM 4444H,*AR1+例7、 MAC *AR5+，A ；A+(AR5)*TA, AR5= AR5+1例8、DP直接寻址 LD 1 A（表达数据存储器1h地址单元中内容放入累加器A中）LD #1 DP （#表达立即数）ADD 30h, A A中的内容为多少？例9、FIRS Xmem ,Ymem , Pmad ； B = B +AH*Pmad, A = (Xmem+Ymem)16累加器A的高段和由pmad寻址的pmem相乘，成果加到累加器B中同步，存储器操作数X和Y相加，成果左移16b，装入加法器A，下一种循环pmad+1第四章 TMS320C54x的软件开发1、 汇编程序的编辑、汇编和链接过程图，并阐明各部分的作用 ？P104汇编器的功能汇编器的输入文献为汇编语言源文献，其省缺的文献扩展名是.asm。汇编器涉及如下功能：(1) 解决汇编语言源文献中的源语句，产生一种可重新定位的目的文献(.obj)；(2) 根据规定，产生一种列表文献(.lst)，并提供对该列表的控制；(3) 根据规定，将交叉引用列表添加到源程序列表中；(4) 将代码分段；(5) 为每个目的代码块设立一种段程序记数器(SPC)；(6) 定义和引用全局符号；(7) 汇编条件块；(8) 支持宏调用，并容许在程序内或在库中定义宏。链接器的功能TMS320C54x的链接器将扩展名为.obj的一种或多种COFF目的文献链接起来，生成可执行的输出文献(.out)和存储器映像文献(.map)。链接器有如下的功能：(1) 将各个段配备到目的系统的存储器中；(2) 对各个符号和段进行重新定位，并给它们制定一种拟定的地址；(3) 解决输入文献之间未定义的外部引用。2、 掌握COFF的概念，COFF涉及的段及其功能？P96COFF:汇编器和链接器所创立的目的文献采用公共目的文献格式，COFF的核心概念是使用代码块和数据块编程。所谓段，就是在编写汇编语言源程序时，采用的代码块或数据块，它占据存储器的某个持续空间。所有的COFF目的文献都涉及如下3种形式的段：.text 段 (此段一般涉及可执行代码)；.data 段 (此段一般涉及初始化数据)；.bss 段 (此段一般为未初始化变量保存存储空间)。4、 解释.bss段、.data段、.text段的意义？.bss段 一般是指用来寄存程序中未初始化的全局变量的一块内存区域.data段 一般是指用来寄存程序中已初始化的全局变量的一块内存区域.text段 一般是指用来寄存程序执行代码的一块内存区域4、 理解多种不同段定义和声明措施。P97.bss 段(此段一般为未初始化变量保存存储空间)。 .bss 为未初始化的变量保存空间；.data 一般涉及了初始化的数据；.sect 定义已初始化的带命名段，其后的数据存入该段；.text 该段涉及了可执行的代码；.usect 在一种未初始化的有命名的段中为变量保存空间。5、理解不同段的汇编措施及段程序计数器（SPC）概念,可以画出各段存储器分布图。P97/98/996、汇编器在段解决中的作用 ？汇编器对段的解决是通过段伪指令来区别各个段的，并将段名相似的语句汇编在一起。7、 掌握链接器对段的解决。 链接器在解决段的时候，有如下2个重要任务： (1)将由汇编器产生的COFF格式的一种或多种.obj文献链接成一种可执行的.out文献； (2)重新定位，将输出的段分派到相应的存储器空间。 8、掌握MEMORY,SECTION伪指令的作用。给出存储器的描述，可以用MEMORY进行体现。(1) MEMORY命令。定义目的系统的存储器配备图，涉及对存储器各部分命名，以及规定它们的起始地址和长度； (2) SECTIONS命令。告诉链接器如何将输入段组合成输出段，以及将输出段放在存储器中的什么位置。9、 掌握编写DSP汇编源程序的格式。10、 掌握伪指令，例如.def .mmregs 的作用。.def 确认一种在目前模块中定义的且能被其她模块使用的符号，汇编器把这个符号存入符号表中。.mmregs 定义存储器映射寄存器的替代符号。对于所有的存储器映射寄存器，使用该指令和执行一种.set是同样的。11、 宏定义、宏调用以及宏展开措施？P94定义宏的措施有两种：(1) 宏可以在源文献起始处或者在.include/.copy文献中定义。其格式为宏名 .macro参数1，参数n 汇编语句或宏指令 .mexit .endm(2) 宏也可以在宏库中定义。 .mlib 宏库文献名12、汇编指令系统有哪两种形式？ 汇编伪指令和宏指令例、下面哪条伪指令是未初始化段？A（A）.bss （B）.text （C）.data （D）.sect例2、下面哪条伪指令是命名段？C（A）.bss （B）.text （C）.data （D）.sect第五章 DSP集成开发环境(CCS)1、 CCS的构成特点DCS系统在构造上一般分为SCS、CCS、DAS、FSSS四个分系统，每个分系统在硬件上采用冗余配备，各自完毕其特定的功能，又可以通过网络技术实现信息共享，这种功能分散、硬件危险分散、系统互相冗余，信息管理又相对集中的模式，便成了DCS系统最明显的特点。2、 编译器、汇编器、链接器3、 探点和断点区别以及它们的意义探针停止目的设备，完毕一种动作，即刻恢复目的系统的运营； 断点停止目的设备，直到手动恢复并且打开的窗口刷新目的系统的运营； 探针容许自动完毕文献的输入和输出，断点不可以。第六章 DSP片内外设1、 掌握C54x的定期器的应用及编程 【例7-1】 2、 掌握C54x的中断系统及编程应用3、 主机接口的基本原理和应用4、 多通道缓冲串口的原理及编程应用5、 接口信号有几种？各有什么作用？6、 子地址映射方式7、 时钟和帧同步8、 收发数据的时序关系9、 如何通过外部总线与外部存储器、数据存储器以及IO设备链接10、 软件等待状态发生器的作用第七章 TMS320C54x基本系统设计1、 DSP系统的硬件基本设计；2、 存储器和I/O扩展的电路连接措施；3、 DSP自举引导加载过程4、 模数转换电路的设计。5、 掌握时钟电路的设计及PLL设立方式6、 存储器和I/O扩展的电路连接及端口地址的拟定7、 对的理解DSP系统的硬件设计实例的硬件、软件设计过程【重点知识】1、C54x片内定期器是一种软件可编程定期器，它重要由TIM、PRD和TCR构成，TIM是一种16位 减1计数器，PRD是一种16位的时间常数寄存器。 2、通过编程可以控制定期器产生定期中断，定期中断的周期为 。3、要实现8ms的方波发生器，请编写定期器初始化的核心指令。（假设主频为100MHz）4、C54x中，中断向量地址是由PMST中的IPTR作为高9位和左移2位后的中断向量序号 作为低7位所构成。5、上电后，且时钟电路已正常工作，在复位引脚 输入端加上至少2个机器周期的低电平，C54x便可完毕复位操作。复位后（ 变成高电平）将PC置成FF80H ，解决器从此处取指，并开始执行程序。6、复位后，PMST中的MP/ 位记载MP/MC引脚的状态，如果MP/ 引脚为0，解决器便从片内ROM地址FF80H处取指并开始执行程序，如果MP/ =1，解决器则从片外程序存贮器地址FF80H处取指开始执行程序。7、C54x支持硬件中断，也支持软件中断，硬件中断涉及由外部中断信号触发的外部硬件中断和由片内外围电路信号触发的内部硬件中断。软件中断是由指令INTRTRAP 或REST规定的中断。 8、C54X的可屏蔽中断有外部引脚输入的中断;片内外围电路引起的中断，如定期器串口 并行口HPI等引起的中断。9、C54X的非屏蔽中断涉及所有的软件中断，以及两个外部硬件中断：复位中断和NMI 。10、两个外部硬件中断中, 复位中断对C54x所有操作方式都产生影响，而NMI对C54x的任何操作都不会产生影响，C54x响应NMI中断时，所有其他中断被严禁。11、当一种中断浮现的时候，IFR中的相应中断标志位置1。通过复位、置位1写入相应的IFR标志位、使用相应的中断号执行 INTR指令可清除挂起的中断。12、C54x中开放可屏蔽中断的条件是ST1中的INTM位= 0 ,IMR中的相应位为 1。而非屏蔽中断不受INTM位的影响，且在IMR寄 存器中无相应标志位。 13、NTR 和 RESET 软件中断都是不可屏蔽中断,它们都不受 INTM 位的影响,指令执行后将 INTM 位置 1。而 TRAP 指令虽也是不可屏蔽中断，但它不影响 INTM 位的状态。14、硬件复位和软件指令RESET复位有何区别？15、C54X 对于可屏蔽中断，响应的条件是：中断优先级别最高、ST1 中的 INTM 位为 0， IMR 中的相应位为 1。 16、若解决器方式寄存器PMST的值为01A0H,而中断矢量为INT3,那么在中断响应时,程序计数器指针PC的值为多少?17、 TMS320C54xDSP的CPU执行中断服务程序（ISR）有哪几种环节？18、时钟发生器为C54x提供时钟信号。时钟发生器由内部振荡器或外部时钟电路和锁相环（PLL）电路两部分构成。PLL兼有频率放大和信号提纯的功能，因此C54x的外部频率源的频率可以比CPU的时钟频率低，这样就能减少因高速时钟所导致的高频噪声。19、C54x有两种形式的PLL：硬件配备的PLL和软件可编程PLL。20、所谓硬件配备的PLL，就是通过设定C54x的3个引脚CLKMD1、CLKMD2和 CLKMD3的状态,选定期钟方式。 21、软件可编程PLL可以通过选择PLL和DIV两种时钟方式实现。 22、软件可编程PLL，在芯片复位时，时钟方式由3个引脚CLKMD1、CLKMD2、CLKMD3的状态决定。复位后可以对16位的时钟方式寄存器CLKMD编程加载,以配备成所规定的时钟方式。23、在PLL锁定之前，它是不能用作C54x时钟的，为此可以通过对CLKMD寄存器中的 PLLCOUNT 8位字段编程，以自动延迟定期直到PLL锁定为此。这重要靠PLL中的锁定定期器，它是一种8位减1计数器。