计算机接口技术第6章.ppt

1,第6章输入/输出,6.1输入/输出概述6.2简单的输入/输出接口芯片6.3数据传送的控制方式6.4可编程DMA控制器8237A,2,6.1输入/输出概述,外设接口的功能接口与端口I/O端口的编址方式,3,6.1输入/输出概述6.1.1外设接口的功能（1）转换信息的格式（2）提供联络信号（3）协调定时差异（4）进行译码选址（5）实现电平转换（6）具备时序控制（7）最好可编程序,4,6.1.2接口与端口一个基本的外设接口如图6-1所示,5,“外设接口”是“CPU”与“外设”之间传递信息的控制电路，是“CPU”与“外设”之间传送信息的一个“界面”、一个连接部件。外设接口一边通过CPU的三总线（或微机总线）同CPU连接，一边通过三种信息数据信息、控制信息和状态信息同外设连接。,6,数据信息可以有数字量、模拟量和开关量三种类型。数字量是以二进制码形式提供的信息。开关量是用2个状态表示的信息。模拟量是指由传感器等提供的由物理量转换成的相应的连续变化的电信号。,7,数据信息、状态信息和控制信息通常都以数据形式通过CPU的数据总线（或微机总线）同CPU进行传送的，这些信息分别存放在外设接口的不同类型的寄存器中。CPU同外设之间的信息传送实质上是对这些寄存器进行“读”或“写”操作。“接口”中这些可以由CPU进行读或写的寄存器被称为“端口”（Port）。这些端口可分为“数据口”、“状态口”与“控制口”。,8,6.1.3I/O端口的编址方式I/O端口的编址方式有两种：独立编址与存储器映象编址。一、独立编址（专用的I/O端口编址）存储器和I/O端口在两个独立的地址空间中，I/O端口的读、写操作由硬件信号和来实现，访问I/O端口用专用的IN指令和OUT指令。,9,独立编址方式的优点I/O端口的地址码较短（一般比同一系统中存储单元的地址码短）；译码电路比较简单，存储器同I/O端口的操作指令不同，程序比较清晰；存储器和I/O端口的控制结构相互独立，可以分别设计。独立编址方式的缺点I/O指令的功能一般不如存储器访问指令丰富；程序设计灵活性较差。,10,11,二、存储器映象编址（统一编址）这种编址方式的特点存储器和I/O端口共用统一的地址空间。I/O端口的读写操作同样由硬件信号和来实现，访问I/O端口同样用MOV指令。所有访问存储器的指令（包括存储器的算术、逻辑运算指令）都可用于I/O端口。,12,存储器映象编址的优点：任何对存储器数据的指令都可用于I/O端口的数据操作，不需专用I/O指令，从而使系统编程比较灵活；存储器映象编址的缺点：I/O占用了一部分内存空间，且指令的机器码也长，执行时间较长。,13,14,6.2简单的输入/输出接口芯片,芯片功能简介芯片的应用举例,15,6.2简单的输入/输出接口芯片6.2.1芯片功能简介在外设接口电路中，对传输过程中的信息进行放大、隔离以及锁存的就是缓冲器、数据收发器和锁存器。一、锁存器74LS3738D锁存器，具有三态驱动输出，由8个D门组成，8个输入端1D8D、8个输出端1Q8Q，2个控制端G和。74LS373的锁存器功能从表6-1可见。,16,74LS373锁存器逻辑电路和引脚图,17,表6-174LS373的真值表H为高电平，L为低电平，Q0为原状态，Z为高阻抗，为任意值。74LS373锁存器主要用于锁存地址信息、数据信息以及DMA页面地址信息等。常用的锁存器还有74LS273，573，Intel8282和8283等,18,二、缓冲器74LS244三态输出的八缓冲器和线驱动器；8个输入端，分为二路1A11A4，2A12A4；8个输出端，分为二路1Y11Y4，2Y12Y4；分别由2个门控信号和控制；和为低，芯片工作，Y=A；74LS244缓冲后，输入信号被驱动，输出信号的驱动能力加大了；常用的缓冲器还有74LS240和74LS241等。,19,74LS244缓冲器逻辑电路和引脚图,20,三、数据收发器74LS245三态输出的8总线收发器；16个双向传送的数据端，A1A8，B1B8；两个控制端使能端和方向控制端DIR；芯片的功能见表6-2。表6-274LS245的真值表通常用于数据的双向传送、缓冲和驱动。常用的数据收发器还有74LS243、Intel8286、Intel8287等,21,74LS245八总线收发器逻辑电路和引脚图,22,6.2.2芯片的应用举例一、74LS373、245、244在PC/XT机中的应用,23,8088发出的地址总线、数据总线和控制总线要经过一些总线接口器件变成系统总线中的对应信号；8288总线控制器是控制总线的接口器件；地址总线和数据总线的接口部件为：1.地址锁存器74LS373；2.地址缓冲器74LS244；3.数据收发器74LS245。,24,二、用于一般的总线驱动电路8086系统中，存储器和I/O接口较多，须在CPU总线和系统总线之间加接总线驱动电路，要求在加接驱动电路后CPU仍能进行常规的存储器读写、I/O读写、中断的响应、总线请求响应（即HLDA有效）以及在RESET有效时的相应操作。,25,26,6.3数据传送的控制方式,程序控制传送方式DMA（直接存储器存取）传送方式,27,6.3数据传送的控制方式在数据传送过程中，关键问题是数据传送的控制方式6.3.1程序控制传送方式程序控制的数据传送分为无条件传送、查询传送和中断传送；以CPU为中心，数据传送的控制来自CPU，通过预先编制好的输入或输出程序（传送指令和I/O指令）实现数据的传送。,28,一、无条件传送方式主要用于二种情况：外设随时准备好同CPU之间的数据传送；外设的定时（外设处理信息的时间关系）是固定的并且是已知的场合，外设必须在微处理器限定的指令时间内准备就绪，并完成数据的接收或发送。把I/O指令插入到程序中，当程序执行到该I/O指令时，外设必定已为传送数据作好准备，于是在此指令时间内完成数据传送任务。,29,无条件传送,30,一个同步传送的数据采集系统，U5为继电器（U5A继电器的8个控制触点，U5B为继电器的8个线圈），继电器线圈P0，P1P7控制8个触点K0，K1K7，逐个接通，对8个输入模拟量进行采样，采样输入的模拟量送入一个4位十进制数字电压表U1测量，把被采样的模拟量转换成16位BCD码（4位十进制数），高8位和低8位通过两个8位端口U2（端口地址为11H）和U3（端口地址为10H）送上系统的数据总线，CPU通过IN指令读入转换后的数字量存入DSTOR变量区。,31,START：MOVDX，0100HLEABX，DSTORXORAL，ALAGAIN：MOVAL，DLOUT20H，ALCALLNEARDELAY1MOVAL，DHOUT20H，ALCALLNEARDELAY2INAX，10HMOVBX，AXINCBXINCBXRCLDH，1JNCAGAIN,32,二、查询传送方式又称“异步传送方式”。用于外设的定时是不固定的或未知的场合。CPU必须先对外设进行状态检测。完成一次传送过程的步骤如下：（1）通过执行一条输入指令，读取所选外设的当前状态。（2）根据该设备的状态决定程序去向，如果外设正处于“忙”或“未准备就绪”，则程序转回重复检测外设状态，如果外设处于“空”或“准备就绪”，则发出一条输入/输出指令，进行一次数据传送。,33,一个查询传送的例子如下所示，这是一个采用模/数转换器（A/D转换器）对8位模拟量IN0IN7采样的数据采集系统。,34,START：MOVDL，0F8HMOVDI，OFFSETDSTORAGAIN：MOVAL，DLANDAL，0EFHOUT4，ALCALLDELAYMOVAL，DLOUT4，ALPOLL：INAL，2SHRAL，1JNCPOLLINAL，3STOSBJNCDLJNEAGAIN,35,三、中断传送方式无条件传送和查询传送的缺点是CPU和外设只能串行工作，各外设之间也只能串行工作。利用中断来实现CPU与外设之间的数据传送，这就是中断传送方式。通常是在程序中安排好在某一时刻启动某一台外设，然后CPU继续执行其主程序，外设完成数据传送的准备后，向CPU发出“中断请求”信号，在CPU可以响应中断的条件下，现行主程序被“中断”，转去执行“中断服务程序”，在“中断服务程序”中完成一次CPU与外设之间的数据传送，传送完成后仍返回被中断的主程序，从断点处继续执行。在一定程度上实现了主机和外设的并行工作。,36,中断接口电路,37,一个输入接口电路,当输入设备准备好一个数据后，发出选通信号STB：一路送数据锁存器U1，使8位数据送入锁存器U1，另一路送中断请求触发器U2，将U2置“1”，若系统允许该设备发出中断请求，则中断允许触发器U2已置“1”，通过与门U7向CPU发出中断请求信号INTR。,38,在CPU开中断的情况，在现行指令结束后，CPU响应该设备的中断请求，执行中断响应总线周期,发出中断响应信号，外设把一个字节的中断类型码(中断识别码)送上数据总线，CPU根据该中断识别码转而去执行中断服务程序，读入数据（通过IN指令，打开三态缓冲器U4），同时复位中断请求触发器U2，中断服务完成后，再返回被中断的主程序。,39,6.3.2DMA（直接存储器存取）传送方式DMA（DirectMemoryAccess）是一种不需要CPU干预也不需要软件介入的高速数据传送方式。CPU只启动而不干预这一传送过程，整个传送过程由硬件完成而不需软件介入，在DMA传送方式中，对这一数据传送过程进行控制的硬件称为DMA控制器（DMAC）。,40,一、DMA操作的基本方法：1.周期挪用（CycleStealing）2.周期扩展,41,3.CPU的停机方式（最常用、简单的传送方式）在这种方式下，当DMAC要进行DMA传送时，DMAC向CPU发出DMA请求信号HOLD，迫使CPU在现行的总线周期（机器周期）结束后，使其地址总线、数据总线和部分控制总线处于高阻状态，从而让出对总线的控制权，并给出DMA响应信号HLDA。DMAC接到信号后，就可对总线进行控制，进行数据传送的控制工作，直到DMA操作完成，CPU再恢复对总线的控制权，继续执行被中断的程序。,42,二、DMA的传送方式1.单字节传送方式在DMA响应信号DACK有效前，DREQ必须保持有效；DREQ在传送过程中一直保持有效，在两次传送之间也必须释放总线。2.成组传送方式一个DMA请求可传送一组信息，只要在DACK有效前DREQ保持有效即可，一旦DACK有效，不管DREQ是否有效，DMAC一直不放弃总线控制权，直到整个数组传送完。,43,3.请求传送方式又称查询传送方式,每传送一个字节后，DMAC就检测DREQ，若无效，则挂起；若有效，继续DMA传送，直到一组信息传送结束；外加信号强制DMAC中止操作。,44,三、DMA控制器的基本功能（1）能接受外设的DMA请求信号DREQ，并能向外设发出DMA响应信号DACK；（2）能向CPU发出总线请求信号（HOLD和BUSRQ），当CPU发出总线响应信号（HLDA和BUSAK）后能接管对总线的控制权，进入DMA方式；（3）能发出地址信息，对存储器寻址并修改地址指针；（4）能发出读、写等控制信号，包括存储器和I/O访问信号；（5）能决定传送的字节数，并能判断DMA传送是否结束；（6）能发出DMA结束信号，释放总线，使CPU恢复正常工作。,45,DMAC工作示意图,46,DMA工作过程波形图,47,6.4可编程DMA控制器8237A,8237A的结构与功能8237A操作和传送类型8237A应用举例,48,6.4可编程DMA控制器8237A6.4.18237A的结构与功能一、结构8237A由I/O缓冲器、时序和控制逻辑、优先编码器和循环优先级逻辑、命令控制逻辑和内部寄存器组（或阵列）五部分组成，见图6-14（a）（b）。,49,（a）8237A的内部结构框图,50,（b）8237A四通道示意框图,51,二、内部寄存器组4个独立的DMA通道都有的寄存器：基地址寄存器当前地址寄存器基字计数寄存器当前字计数寄存器方式寄存器请求寄存器屏蔽寄存器,52,2.各通道共有的寄存器：字计数暂存器地址暂存器命令寄存器状态寄存器数据暂存器,53,54,方式寄存器：用来保存DMA的传送方式和传送类型8237A的方式控制字格式,55,请求寄存器：每个通道1位，又称为请求触发器。8237A的请求字格式屏蔽寄存器：格式同请求寄存器相似。命令寄存器：用来存放8237A的操作方式。,56,8237A命令字格式,57,状态寄存器8237A的状态字格式基地址寄存器：用来保存DMA传送的起始地址值。当前地址寄存器：用来保存DMA传送时存储单元的地址值或者存储器的当前地址值，每传送一个字节的数据，其内容自动加1或减1。,58,基字计数寄存器：用来存放每次DMA操作需要传送的数据字节总数。当前字计数寄存器：用来表示本次DMA操作过程中还需要传送的数据字节数。每传送一个字节，其内容减1，直到该寄存器的内容由0000H减为FFFFH时，产生终止计数信号，使变为低电平。地址寄存器和字计数暂存器：两个带有加减1功能，供8237A在DMA操作时完成当前地址寄存器和当前计数寄存器内容的修改。数据暂存器：用于存储器到存储器传送方式中，暂时存放从源地址存储器读出的数据。,59,6.4.28237A操作和传送类型一、8237A的DMA操作：两种主要周期：（空闲周期和有效周期）1.DMA操作时序8237A有7种不同的状态：SI、S0、S1、S2、S3、S4和SW状态SI是一种无效状态，也称空闲状态状态S0是服务的第一个状态，当出现一个有效的DREQ请求信号时，8237A使HRQ变为有效后就进入S0状态,60,直到HLDA变为有效后，将顺序进入S1、S2、S3、S4状态，它们是DMA服务的工作状态，完成DMA传送操作，S1状态用来修改高8位地址内容，S2状态用来修改低8位地址内容，S3状态使或控制信号有效，S4状态使或控制信号有效，从而完成一个数据字节的传送操作。,61,2.空闲周期当没有任何通道请求DMA服务时，8237A就处于空闲周期，并连续执行SI状态。3.有效周期CPU进入有效周期。8237A将以以下四种传送方式之一进入DMA操作。单字节传送方式数据块传送方式请求传送方式级联方式,62,4.状态流程图8237A的状态流程图,63,二、8237A的传送类型DMA读实现从存储器到I/O接口器件的传送，此时8237A将发出和控制信号以实现DMA读操作。DMA写实现从I/O接口器件到存储器的传送，此时8237A将发出和控制信号，以实现DMA写操作。,64,校验传送一种伪传送操作用于校验8237A的内部功能。存储器到存储器传送类型用来实现数据块从一个存储空间快速地传送到另一个存储空间。仅适用于通道0和通道1通道0产生源存储器的地址、通道1产生目的存储器的地址。,65,自动预置传送类型，可在完成DMA服务出现有效信号后，将该通道有关内容重新自动装入。循环优先传送类型一种采用循环优先级管理方式使8237A中四个通道的优先级别作动态地循环改变。,66,压缩时序传送类型一种能获得更高的数据传送率的传送类型。8237A可以允许采用正常时序和压缩时序二种操作时序。采用正常时序时，一个数据字节的传送需三个时钟周期（由S2、S3、S4组成）。采用压缩时序时，完成一个数据字节的传送仅需二个时钟周期，此时删去S3状态。,67,DMA传输（块字节方式）正常时序,68,6.4.38237A应用举例使用一片8237A5的DMA控制器，通道0用于对动态RAM的再生操作，通道2和通道3分别用于软盘和硬盘（或第二软盘）与存储器之间的快速数据交换，通道1用作同步数据链路（SDLC）通信卡与存储器之间的数据交换，若系统不使用该通信卡，则可供用户使用通道1。,69,图中除8237A5外，还有：系统板的I/O端口地址译码器74LS138DMA控制信号形成逻辑四位页面地址寄存器74LS670地址/数据分离器74LS373低8位地址缓冲器74LS244等部分组成。,70,8237A-5在IBM-PC机中应用逻辑图,