复习题(数电答案)

1下列四种类型的逻辑门中，可以用（ D ）实现与、或、非三种基本运算。A. 与门 B. 或门 C. 非门 D. 与非门 2. 根据反演规则，的反函数为（A ）。A. B. C. D. 3.逻辑函数F= =（ A ）。A. B B. A C. D. 4. 最小项的逻辑相邻最小项是（ A ）。A. B. C. D. 5. 对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。 ） B. 悬空 C. 通过小电阻接地（1K） D. 通过电阻接+VCC6. 下列说法不正确的是（ C ）。 A当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑。 B三态门输出端有可能出现三种状态（高阻态、高电平、低电平）。 COC门输出端直接连接可以实现正逻辑的线与运算。D集电极开路的门称为OC门。7已知74LS138译码器的输入三个使能端（E1=1， E2A = E2B=0）时，地址码A2A1A0=011，则输出 Y7 Y0是( C ) 。 A. 11111101 B. 10111111 C. 11110111 D. 111111118. 若用JK触发器来实现特性方程为，则JK端的方程为（ A ）。A.J=AB，K= B.J=AB，K= C. J =，K =AB D.J=，K=AB9要将方波脉冲的周期扩展10倍，可采用（ C ）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/A转换器 10. 一个16选1的数据选择器，其地址输入端有（ C ）个。11. 8线3线优先编码器的输入为I0I7 ，当优先级别最高的I7有效时，其输出的值是（ C ）。A111 B. 010 C. 000 D. 10112已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为( C )。ABQn+1说明00Qn保持010置0101置111Qn翻转A Qn+1 A B. C. D. Qn+1 B13将D触发器改造成T触发器，如图所示电路中的虚线框内应是（ C ）。 A. 或非门 B. 与非门 C. 异或门 D. 同或门14. 用触发器设计一个12进制的计数器，至少需要( B )个触发器。A3 B4 C6 D515. 若输入CP脉冲的频率为10kHz，通过某计数器后输出信号的频率为1kHz；则该计数器的模为（ C ）。A.4 B.8 C.10 D.12 16. 右图所示电路为由555定时器构成的（ A ）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 17. 下列A/D转换器，转换速度最快的是 (B )。A. 逐次比较型 B. 并行比较型 C. 双积分型 D. 以上一样18在何种输入情况下，“或非”运算的结果是逻辑1（ A ）。 A全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1，其他输入为0。19. 对TTL与非门电路，其多余输入端正确的处理方法是（ B ）。 ） B. 悬空 C. 通过小电阻接地（1K） D. 通过电阻接+VCC20. 下列说法不正确的是（ C ）。 A当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑 B三态门输出端有可能出现三种状态（高阻态、高电平、低电平） COC门输出端直接连接可以实现正逻辑的线与运算 D集电极开路的门称为OC门21. 4位环形计数器，可得到最大计数长度是（ D ）。 A. 0 B. 4 C . 8 D. 1622. 假设某3位异步二进制加法计数器的初始状态为010，则4个CP后计数状态为（ B ）。A. 001 B. 110C. 000 D. 11123. 八输入端的编码器按二进制数编码时，输出端的个数是（ B ）。A2个 B3个 C4个 D8个24四个输入的译码器，其输出端最多为（D ）。A4个 B8个 C10个 D16个25. 为实现将JK触发器转换为D触发器，应使（A ）。A.J=D,K=D B. K=D,J=D C.J=K=D D.J=K=26. 某计数器的状态转换图如下，其计数的容量为( B )000001010011100101110111A 八 B. 五 C. 四 D. 三27. 有555定时器组成的多谐振荡器，欲使振荡频率增加，则可( A )。CC28.下列哪个不需要触发信号就能输出矩形波的是（ C ）。A斯密特触发器 B.单稳态触发器 C.多谐振荡器 D. 计数器29. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ A ）。 A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000 C. 1011-1100-1101-1110-1111 D. 1011-1010-1001-1000-011130. 某EPROM有8位数据线，13位地址线，其存储容量为（C ）。A. 813 B. 2813C. 2138 D. 28213 31 .已知8位A/D转换器的参考电压UR=-5V，输入模拟电压UI=3.91V，则输出数字量为（ A ）。 32. 74HC48输出高电平有效，它可以用来驱动（ B ）显示器。A. 共阳极 B. 共阴极C. 共阳极或共阴极 D. 共阳极与共阴极（101101）2=( 45 )10=( 2D )16 ( 27 )10=( 11011 )2=( 1B )16 （57）10=（ 01010111 ）8421BCD 2. = ，a= 10 3、A+AB= A+B ； A(A+B)= A+B ； ；A+B4将2004个“1”异或起来得到的结果是 0 。11FFEH（8190）10； （1011.01）2=（）102. 异或AB=_AB+AB_； 同或 AB=_AB+AB_3. 如下图所示，Y1= (AB)(CD) ，该电路实现 线与 功能。6利用对偶规则，写出下列函数的对偶式：L=，则其对偶式= AB+AC 7. 将逻辑函数L转换成最小项表达式:L(A,B,C)= = A BC+ABC+ABC+ABC 4. 不仅考虑两个_加数_相加，而且还考虑来自_低位进位_相加的运算电路，称为全加器。5. 组合逻辑电路的输出只与 输入 有关；与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的输入有关，还与电路的 状态 有关。6. 触发器按逻辑功能可分为RS触发器、 JK 触发器、 T 触发器和D触发器。8. 函数最小项和的形式为 ABC+ABC+ABC+ABC+ABC 9逻辑函数的最简与或式为 A+B 10. 某逻辑门V0H(min)=2.4V，V0(min)=.4V，VH(min)=2.V，V(min)=.V，则高电平的噪声容限 ，低电平的噪声容限 。7. JK触发器的特征方程：=( )，D触发器的特征方程：= ( )。8. 555定时器的应用非常广泛，应用555定时器可以方便地组成_施密特触发器_、_多谐振荡器_等电路。9. A/D转换器的主要性能指标有转换精度、 转换速度 ，已知被转换信号的上限频率为10KHz，则A/D转换器的采样频率应高于 20KHZ 。10. 存储容量为4K8位的RAM存储器，其地址线为 12 条、数据线为 8 条。12两二进制数相加时，不考虑低位的进位信号是 半 加器。=1=1ABCL13如图1-1所示为TTL的三态门电路，EN=0时，Y= 高阻态 ；EN=1时，Y= A 。图11图121（57）10=（ 01010111 ）8421BCD=( 111001 )2 。2. A+AB=_；A(A+B)=_ 。3. TTL器件输入脚悬空相当于输入 高 电平。用CMOS门电路驱动TTL门电路必须考虑 电平匹配 问题。4. 组合逻辑电路的基本单元是 门电路 ，时序逻辑电路的基本单元是 触发器 。5. 逻辑函数L= 是否可能产生竞争冒险？ 可能 ；如果可能，该表达式应改成 AC+BC+AB 就会消除竞争冒险。（如果判断不会产生竞争冒险，则第二空不填。）14. 设周期性数字波形的高电平持续10ms，低电平持续5ms，占空比q 10/15 。该数字波形若为方波，则占空比q 1/2 。15. 电路图如图12，L= ABC ，该电路可以实现 奇偶判别 功能。1574LS138是3线8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 应为（ 10111111 ）。6. “计数器”一词中的“计数”，所计的是_时钟脉冲_的个数，要构成一个11进制的计数器，最少要 4 个触发器。7. 欲构成能记最大十进制数为999的计数器，至少需要 3 片十进制加法计数器，或 3 片4位二进制加法计数器芯片。8. 555定时器的应用非常广泛，应用555定时器可以方便地组成_、_等电路。21、异步清零的概念是 该控制端不受时钟控制，只要有效，触发器状态马上清零 。 22、设A，B，C开关合上为1，L灯亮为1： L的逻辑表达式为L（ABC ） L的逻辑表达式为L（AB+C ）9. 某D/A转换器的最小输出电压为0.04V，最大输出电压为10.02V,该转换器的分辨率为 ，位数为 8 。10. 存储容量为4K8位的RAM存储器，其地址线为 12 条、数据线为 8 条28图13是多路数据选择器构成的电路，A1、A0分别是地址码高位和低位的输入端，以A、B为输入变量，则输出信号Y AB+ABC+ABC 。图1-374LS15374LS161图1-429. 如图1-4所示电路，采用 置数法 方式构成计数器，可以实现 7 进制计数器。若CP的频率是140KHz，则输出频率= 20K Hz。30. 两片中规模集成电路10进制计数器串联后，最大计数容量为 100 进制。31. 某8位D/A转换器器，已知UREF=10V，已，输入10000000，则输出 5 。32. 写出题中各触发器的特性方程。 （Q）（Q） （X ） （Q ）24. 本图是一个八段共阴LED，8段的引脚为dp至a （dp为最高位，a为最低位）。在图上标出a,b,c,d,e,f,g,dp；若数据线为3FH，则LED将显示 8 。25驱动共阳极七段数码管的译码器的输出电平为 低电平 有效。26. 与下列真值表对应的表达式L= X Y 。输入输出XYL0010101001111 用公式法将函数化为最简与或式：=A+BC（过程自己写出来）.2.用公式法将函数化为最简与或式： =3用卡诺图法化简函数（要求画出化简过程）：F(A，B，C，D)m(2，3，9，11，12)+d(5，6，7，8，10，13)=AC+BC（过程自己写）4.用卡诺图法化简函数（要求画出化简过程）：Y（A、B、C、D）=m（0, 2, 3, 4,） d（ 8, 10, 11）=ACD+BC(过程自己写)1、根据输入信号A、B、C的波形，画出输出信号F的波形：2、用与非门和反相器实现逻辑函数（注：先把原式化为适合题意的表达式，后作电路图）F=(AB)(AB) （ 电路图自己画）3、请用74138加适当的与非门实现函数：（注：X为高位，Z为低位），要求先推导出适合题意的逻辑表达式，后作图。（74138各引脚接线都要标注）A=X,B=Y,C=Z; F=(Y0Y3Y5Y7) G1=1，G2A=G2B=0，（电路图自己画好）4.设边沿（下降沿）JK触发器的初始状态为0，CP、J、K信号如图所示，试画出触发器输出端Q的波形。Q6试画出下列触发器的输出波形Q1和Q2。设触发器的初态为0。7. 其中X=18. （注：下列各图，QDQCQBQA中QD为最高位，DCBA中D为最高位，RCO为进位输出端）、用反馈清零法实现12进制计数（74161是异步清0）EP=ET=1，LD=1,ABCD=0000，QD和QC接与非门输入端，与非门输出接RD。（自行完成作图）、反馈置数法实现12进制计数（74161是同步预置） EP=ET=1，RD=1,ABCD=0000，QD,QB,QA接与非门输入端，与非门输出接LD。（自行完成作图）、用RCO端反馈至LD置数法实现12进制计数EP=ET=1，RD=1,DCBA=0100，RCO接LD, （自行完成作图）、用二块74161的级联构成30进计数器，其中1#74161为低位，2#74161为高位，采用反馈清零法，作图。 9. 试利用3线8线译码器74138和与非门实现逻辑函数： = （要求写出必要的过程，并在下图上画出电路图）A2=A,A1=B,A0=C;S1=1，S2=S3=0;L=(Y1Y3Y4Y7)（自行完成作图部分）10.某同步时序逻辑电路如图所示。写出该电路的驱动方程、状态方程和输出方程。驱动方程：J1= X K1= X J2= Q1 K2= Q1 状态方程： X Q1 输出方程：Z Q1Q2 11.写出图示逻辑图中各电路的状态方程。 *=Q 3.Q*=Q*=Q*=Q13. 用两片同步十进制计数器74160构成二十四进制计数器，要求:具有进位输出信号，画出电路图，加上适当的说明，并标明哪一片是低位，哪一片是高位。用置数法，计数从00000000-00100011用清零法，计数从00000000-0010010014.在给出的4位权电阻网络D/A转换器中，已知VREF=-5V，试计算当d3、d2、d1、d0每一位输入代码分别为1时在输出端所产生的模拟电压值，当输入为0101时输出电压的大小是多少？d3=2.5V,d2=1.25V,d1=0.625v,d0=0.3125V;15化简下列逻辑函数：（1）=AB+AC+AD（过程略）（2）F（A、B、C、D）=m（0, 2, 3, 4,） d（ 8, 10, 11）2. 试分析下图逻辑电路，写出逻辑表达式和真值表，表达式化简后再画出新的逻辑图下图逻辑电路，写出逻辑表达式和真值表，并判断该逻辑图的逻辑功能Y=AB+BC+AC 功能：当输入大于或等于两个1是输出为14.试分析下图所示的时序电路，画出其状态表和状态图，分析电路是否有自启动能力。设电路的初始状态为0。Q0*=Q1 Q1*=Q0+Q1 5.试采用JK触发器设计一个三位异步二进制加法和减法计数器，并将该电路改为减法器，给出设计过程，并画出各电路图。6. 某逻辑门的输出与输入关系如下, 写出该逻辑门的逻辑表达式。ABFF= AB+AB7试写出下图电路L的逻辑函数式，且说明电路的功能。（74LS138：3线-8线译码器）ABCLL=ABC+ABC+ABC+ABC