FPGAEPCS烧写及NiosIIFlash烧写过程

wordFPGAEPCS烧写与NiosIIFlash烧写过程(2009-09-22 12:35:02)分类：FPGA/SOPC/DSP简述Altera CycloneII FPGA EP2C35F672C8的EPCS16的 AS(Active Serial主动配置)的配置方法与将NiosII用户程序下载到CFI_Flash的根本方法。1.FPGA SopcBuilder的根本配置。QuartusII-New Project Wizard-uart_test-Sopc Builder-添加以下IP核(三态桥和CFI之间的控制总线需要手动连接)-设置NiosII CPU的类型复位和异常地址配置CFI之后再设置-设置CFI_Flash数据和地址宽度-设定CFI时序-Generate产生NiosII CPU核运行的硬件环境-关闭Sopc Builder-QuartusII(当前工程)-File-New-Block Diagram-OK-添加NiosII CPU-定义输入输出引脚-Assignments-Device-Assignments-Device-Device&Pin Options-unused Pins-As input tri-stated-Analysis&Synthesis-tools-TclScript-Project-Tcl_script1-Start pilcation-EDA NetList Writer-Pragram Device-Hardware Setup-Usb-blaster-Mode-Cautions:将Usb-blaster由FPGA jtag口换到AS口。-Start-FPGA EPCS烧写完毕，重新启动后启用。QuartusII-New Project Wizard-uart_test-Sopc Builder-NIOSII IDE-file-new-NIOSII C/C+ Application-hello world-next-Creat new system library-修改程序为如下#include int main()while(1)printf(Hello from Nios II!n);int i=0;while(i右击工程-System Library Properties-按以下设置-Build Project-Tools-Flash Programmer-Program Flash-用户程序烧写完毕3.关掉板载电源重新启动FPGA可以看到FPGA会自动引导AS主动配置，配置好FPGA后会在RST的基地址处启动Flash读取，进而运行整个用户程序。程序源代码：我的备份，和硬件引脚映射有关7 / 7