现代微机结构8086及

单击此处编辑母版标题样式,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,第二章,Intel,系列处理器,从8086到,Pentium,处理器:,在计算机领域,遵守,“,产品过时,技术不过时,”,Intel 8086,80286,80386,80486,Pentium,.,叠 加 功 能,第二章,Intel,系列处理器,第一节,Intel 8086,一、内部组成结构,(一)主要功能模块,(1),执行部件,EU,指令译码器,运算器,ALU,通用寄存器和标志位寄存器,控制逻辑,(2),总线接口部件,BIU,段寄存器,地址形成逻辑,总线控制逻辑及总线驱动器,指令队列,指令指针,(二)寄存器,AX,BX,CX,DX,1、通用寄存器,AH AL,BH BL,CH CL,DH DL,第二章,Intel,系列处理器8086/8088,SP,堆栈指针,BP,基地址变址寄存器,SI,源变址寄存器,DI,目的变址寄存器,2、指针及变址寄存器,CS,代码段基地址寄存器,DS,数据段基地址寄存器,SS,堆栈段基地址寄存器,ES,附加段基地址寄存器,3、段寄存器,IP,指令指针,FR,标志位寄存器,4、专用寄存器,第二章,Intel,系列处理器8086/8088,二、存储器的结构,1、数据存放的格式,对一个16位的操作数,存放方式是:存放在两个连续存储单元,低字节存放在偶数地址单元,高字节存放在奇数地址单元。,按上述格式存放,存/取一个16位的数据只需一个总线周期,否则,需要两个总线周期。,如下图所示:,8086用,A,0,0,选择偶存储体,用 选择奇存储体,BHE,第二章,Intel,系列处理器8086/8088,奇存,储体,偶存,储体,A,0,D,15,D,8,D,7,D,0,BHE,BHE,A,0,操作,0 0,0 1,1 0,1 1,同时访问奇偶存储体,访问偶存储体,访问奇存储体,无效,若不按照上述格式存放数据,则访问一个16位的字,需要2个访存周期。,第二章,Intel,系列处理器8086/8088,例:,MOV(2013H),AX;,将,AX,的16位数据存入2013,H,开始的单元。,指令执行时,A,0,1,AX,70,存入地址2013,H,单元(一个总线周期),然后地址自动加1(此时,A,0,0,),将,AX,158,存入2014,H,单元(再一个总线周期)。,2、存储器分段以及地址的形成,将存储器逻辑上划分为每64,K,为一个段,段基地址,16,段内偏移量,(物理地址),实际访问单元地址=,左移4位,段寄存器,15 0,偏移量,15 0,16位基地址 0000,19 0,20位的物理地址,外部地址总线,+,基地址,偏移量,一个段,三、8086的中断系统,(一)中断源,INTR,屏蔽中断,NMI,非屏蔽中断,1、外部中断,2、内部中断,处理器运行过程中,由于其内部某种异常或错误而在内部自动产生的,比如:,除法出错中断:如商大于目标寄存器所能表示的范围;,单步中断;,断点中断;,溢出中断等;,(二)转入中断服务程序,原理上:,中断请求信号,INTR,处理器中断响应周期处理器取得中断向量将中断向量转换为中断服务器程序地址程序计数器,中断服务器程序。,对8086处理器:,处理器将中断向量码乘4,以此作为地址查找,中断向量表,服务程序首地址放在该向量表中(中断向量表共1024字节)。,如下图所示:,基地址,偏移量,基地址,偏移量,.,00 03,04 07,1型中断,0型中断,四、8086的引脚及功能,1、数据和地址引脚,AD,0,AD,15,(T,1,为地址建立时间,T,2,、T,3,、T,4,是数据建立时间),A,19,A,16,2、控制及状态引脚,Ready:,数据准备好(对,CPU,是输入信号),当,Ready=,1 对读操作,指示要读入的数据已稳定的出现数据总线上;对写操作,数据已稳定写入,0 数据未准备好,从时序上看(以读周期为例,):,T,1,T,2,T,3,Data,CPU,采样数据,Ready,T,4,地址,AD,15,AD,0,CLK,(1)不需要插入等待周期的情况:,(2)需要插入等待周期的情况:,T,1,T,2,T,3,Data,CPU,采样数据,Ready,T,W,地址,AD,15,AD,0,CLK,T,4,Ready,的产生,:,8086,处理器,Ready,信号发生器,CLK,M/IO,R/W,Ready,(,输出信号):,M/IO,M/IO,访问(读写)存储器,0 访问(读写),I/O,端口,控制存储器和,I/O,设备的读写,M/IO,的应用原理图,EN,地址,译码器,M/IO,译码器,EN,地址,存储,芯片,1,存储,芯片,i,.,CS,CS,.,端口选择信号,:,DT/R,CPU,执行,写操作,:,用于数据传输方向的控制,DT/R=1,DT/R=0,方向控制信号,(,输出信号),读操作,:,数据允许输出,控制数据锁存器是否开门,:,DEN,构成了8086的总线周期状态:,M/IO,DT/R,DEN,ALE,:地址锁存信号,M/IO,DT/R,DEN,周期状态,0 0 0 中断响应,0 0 1 读,I/O,端口,0 1 0 写,I/O,端口,0 1 1 暂停,1 0 0 读指令码,1 0 1 读存储器数据,1 1 0 写存储器数据,1 1 1 无效,DT/R、ALE、DEN,在电路中的应用:,ALE,处理器,地址,锁存,器,A,19,A,16,双向,数据锁存,器,AD,15,AD,0,存储器,存储器,I/O,DT/R,DEN,第二节,Intel 80286,与8086的显著区别:,1.地址线和数据线不再分时复用,简化了硬件设计;,2.,增加了地址线的宽度,物理地址空间增加到,16,M,3.,增加了新的指令,以增强其控制能力。,4.,引入存储管理中的虚存管理机制。通过“虚地址”和“保护”两重功能对存储器管理提供了支持,加强了对多用户/多任务运行的管理能力。,随着处理器以及微机系统的发展,存储管理方面都处于不断改进中,其原因主要是:,存储容量需要求的迅速提高,多任务机制的采用,提高存储器的速度,以解决因存储器而引起的系统,速度瓶颈,相当于8086的,BIU,相当于8086的,EU,IU,指令部件,EU,执行部件,AU,地址部件,BU,总线部件,(一)主要构成,一、80286微处理器的结构,(1),AU,:按,EU,的请求的寻址方式形成物理地址。,描述子表基地址寄存器,段基地址寄存器,段容量寄存器,段限检查器,地址加法器,主要构成:,(2),BU,:按,AU,形成的物理地址,完成,EU,所请求的寻址过程和数据传送。,(4),EU,:执行指令所要求的功能。,主要构成:,总线时序控制器,总线地址驱动器,数据收发器,6字节指令预取队列,(3),IU,:完成指令译码,包含指令译码器和指令队列,以上四个部件之间的逻辑关系是:,包括运算器、微程序控制器、寄存器以及相关时序电路,AU,IU,EU,BU,寻址请求,物理地址,指令代码,操作数,已译码指令,(二)寄存器的结构,第一类:通用寄存器,与8086相同。,第二类:指针和变址寄存器,与8086相同,第三类:段寄存器与8086相同,用法上有所区别:,对外访问,当,实地址模式:与8086相同,虚地址保护模式:存放选择子,而非段基地址,第四类:状态与控制寄存器,标志位寄存器,FR:,在8086基础上增加了3位:,任务嵌套标志,NT,(1,位),I/O,特权级标志,IOPL(2,位),新增机器状态字,MSW(16,位寄存器),TS EM MP PE,15 4 3 2 1 0,PE(,保护模式标志),在程序执行过程中,若出现协处理指令,并有,MP=0,且,EM=1,系统自动产生异常中断7,进入相应的协处理仿真程序。,当系统配置有80287时,系统自动将,MP1,否则,MP0。,当,PE1,处理器进入虚地址保护模式,MP(,协处理器监视位),EM(,协处理器仿真位),系统中没有协处理器且应用程序需要协处理,则用软件仿真协处理器的功能,则应将,EM1。,TS EM MP PE,15 4 3 2 1 0,TS(,任务切换标志),作用:防止协处理程序现场被破坏,发生任务切换时,将,TS1,当,MP=1,时,如果遇到协处理指令时,自动产生异常中断7,在该异常中断处理程序中,进行协处理器的现场切换。,二、80286的引脚及功能,1、,D,15,D,0,2、A,23,A,0,地址线和数据线不再分时复用,最大寻址空间:,2,24,=,16,M,三、80286总线周期描述,1、中断响应周期,Ts,Tc,Tc,T,i,Ts,Tc,Tc,T,i,T,i,第一个响应周期,第二个响应周期,三个空闲,T,周期,Data,中断向量,Ready,CLK,PCLK,2、存储器读周期,(1)无等待周期的存储器读,Ts,Tc,Tc,Data,地址,CPU,采样数据,注:实际系统要求在第二个,T,c,上降沿之前10,ns,数据必须准备好。,Ready,(3)需要插入等待周期的存储器读,假设:,每个,T,周期为50,n,s,存储器读数据的建立时间(简化为,读存储器的速度,)为140,n,s。,因为从进入,Ts,到第二个,Tc,的上降沿为125,n,s,则需要插入一个,Tw。,Data,地址,CPU,采样数据,Tc,Ts,Tc,Tw,175,n,s,200,n,s,Ready,3、地址流水线,仍然假设每个,T,周期为50,n,s,存储器读数据的建立时间为140,n,s,目标:,尽可能减少等待周期,Tw,措施:,提前发出地址,Ts,Tc,Tc,Ready,地址,CPU,采样数据,Ts,Tc,Tc,Data,结论,：,地址流水线的简单描述,:,当前周期发出下一个周期所需要的地址;,或,上一个周期发出当前周期所需要的地址。,采用地址流水线后,由于地址信号的提前建立,与非地址的流水线相比,可以尽量减少插入,Tw,等待周期。因而加快了访存速度。,(但并没有提高存储器的速度)。,四、80286的工作模式,(一)实地址模式,系统开机复位时,自动进入实地址模式,A,23,A,20,自动置为0,以,A,19,A,0,寻址1,M,的存储空间。,(二)虚地址保护模式,该模式主要针对在多任务机制中的存储管理。,1.虚地址保护模式的基本概念,两个方面的含义:,虚地址,:程序设计者可以寻址一个比实际物理地址空间(16,M),大得多的虚存空间(1000,M)。,保护,地址空间上的保护,避免多任务机制下的越界访问,为什么需要保护？,多任务机制的引入,保护的具体内容是什么？,特权级的保护,比如防止应用软件修改系统软件或数据,访问权限的保护,如,可读,或,可读/写,、,可执行,或,可读/可执行,等,保护什么?,对存储空间的(数据和程序的)保护,2.保护模式下的寻址过程,为实现“虚地址”和“保护”两大功能,系统必须提供一种“机制”或“平台”或一个“中间环节”来实施并完成上述两大功能。,实地址模式下的寻址过程:,段基地址,段基地址 0000,偏移量,+,20位物理地址,内存单元,为实施“虚地址保护”所希望的寻址过程:,应用设计者给出的,虚地址,实施保护,实现虚地址到,实地址的转换,物理地址,内存单元,“虚地址保护”,实施的中间平台,“中间平台”的核心部分:,描述子(,Descriptor),描述子的作用:,刻划存储段的属性(比如一个段的保护属性)并提供虚地址到实地址转化的信息,描述子的引入,存储器构成就由若干存储段和若干存储段的描述子构成,因此存储器的组织形式就由实地址模式的单一的“存储段”变为两级结构,即:,一系列可变长的段(1 64,K),一系列的描述子,描述子分类:,按描述子的作用范围:,局部描述子和全局描述子,局部描述子,刻划某一个任务所要访问代码段或数据段的描述子,作用于该任务所要访问的范围。这些描述子的的组合构成一个描述子表,称为局部描述子表,LDT。,每个任务都有一个,LDT。,从描述子的功能来划分,:,数据/代码段描述子,全