微机原理第六章半导体存储器、内存储器及其管理

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,微机原理及应用技术,微机原理第六章,半导体存储器、内存储器及其管理,主 要 内 容,一、有关存储器的基础知识,二、内存储器的扩展设计技术,（P275）,存储器的分类及选用,（,P245）,存储器的技术指标,（,P247）,计算机中存储器的分级体系结构,（,P243）,计算机中内存储器的基本结构,（,P248）,存储器分级结构,CPU内部,CPU外部,存储器分级结构,存储器子系统分为四级,寄存器组,高速缓存,内部存储器,外部存储器（包含磁盘Cache、磁盘存储器、磁带和光盘存储设备）,存储器的分级体系结构,（P243）,简单的,二级,结构,（P244）,：,主 存 辅 存,一般为半导体存储器，也称为短期存储器；,解决读写,速度,问题；,包括磁盘（中期存储器）、磁带、光盘（长期存储）等；,解决存储,容量,问题；,微机系统中存储器采用分级体系结构的根本目的是为了协调速度、容量、成本三者之间的矛盾。,完整的,四级,结构,（P244）,：,寄存器 Cache 主存 辅存,CPU内部高速电子线路(如触发器),一级：在CPU内部,二级：在CPU外部,一般为静态随机存储器SRAM。,一般用动态随机存储器DRAM存放临时数据，而用闪速存储器FLASH存放固化的程序和数据（即固件fireware）,磁盘、磁带、光盘等,其中：cache-主存结构解决,高速度与低成本,的矛盾,；,主存-辅存结构利用虚拟存储器解决,大容量与低成本,的矛盾；,只有主存（内存）占用CPU的地址空间,Cache技术,（P285）,和虚拟存储器技术,（P286）,相同点：,以存储器访问的局部性为基础；,采用的调度策略类似；,对用户都是透明的；,不同点：,划分的信息块的长度不同；,Cache,技术由硬件实现，而虚拟存储器由,OS,的存储管理软件辅助硬件实现；,存储器分级,特点,存取速度依次递减,容量则依次增加,仅内部存储器占用微处理器的地址空间,通常有二级Cache，微处理器与第二级Cache之间采用独立的Cache总线,主存或内存，用于存放运行的程序和数据,外部存储器，即微机系统的磁带、软磁盘、硬磁盘、光盘等,存储器分类,按存储介质，可分为半导体存储器、磁介质存储器和光存储器,按照存储器与CPU的耦合程度，可分为内存和外存,按存储器的读写功能，分为读写存储器（RWM：Read/Write Memory）和只读存储器（ROM：Read Only Memory),存储器分类,按掉电后存储的信息可否保持，分为易失性（挥发性）存储器和非易失性（不挥发）存储器,按照数据存取的随机性，分为随机存取存储器、顺序存取存储器（如磁带存储器）和直接存取存储器（如磁盘）,按照访问的串行/并行存取特性，分为并行存取存储器和串行存取存储器,存储器分类,按照半导体存储器的信息存储方法，分为静态存储器和动态存储器,按存储器的功能，分为系统存储器、显示存储器、控制存储器,一般把易失性半导体存储器统称为RAM，把非易失性半导体存储器都称为ROM,半导体存储器的分类,存储器的分类及选用,（P245）,按,存,储,介,质,分,类,半导体存储器,磁介质存储器,光存储器,Multi-SRAM,NV-SRAM,FIFO,Cache,双极型：存取速度快，但集成度低，一般用于大 型计算机或高速微机中；,MOS型,掩膜ROM,(P252),一次性可编程PROM,紫外线可擦除EPROM,(P253),电可擦除E2PROM,(P255),可编程只读存储器FLASH,(P256),（其它分类方法了解即可）,读写,存储器,RAM,(P249、P250),只读,存储器,ROM,(P250),（按读写功能分类),（按器件原理分类）,静态SRAM,（P263）,动态DRAM,：集成度高但存取速度较低，,（P270）,一般用于需要较大容量的场合。,速度较快，集成度较低，一般用于对速度要求高、而容量不大的场合。,(按存储原理分类),存储器的技术指标,（247）,存储容量,存取速度,体积和功耗,可靠性,注意存储器的容量以,字节,为单位，而存储芯片的容量以,位,为单位。,访问时间T,A,、存取周期T,M,、数据传送速率bps,平均故障间隔时间MTBF,只读存储器ROM,掩膜ROM的内容,位线字线,D,3,D,2,D,1,D,0,单元0,1,0,1,0,单元1,1,1,0,1,单元2,0,1,0,1,单元3,0,1,1,0,浮栅 MOS EPROM存储电路,FLASH特点,按Sector、Page或Block组织：可整片擦除，也可按字节、区块或页面的擦除和编程操作;,可快速页写：CPU将页数据按芯片存取速度（一般为几十到200ns）写入页缓存；再在内部逻辑的控制下，将整页数据写入相应页面;,具有内部编程控制逻辑：CPU可以通过读出验证或状态查询获知编程是否结束;,在线系统编程能力：擦除和写入都无需把芯片取下;,FLASH特点,具有软件和硬件保护能力：可以防止有用数据被破坏;,内部设有命令寄存器和状态寄存器;,采用命令方式可以使闪存进入各种不同的工作状态，例如整片擦除、页面擦除、整片编程、字节编程、分页编程、进入保护方式、读识别码等;,内部可以自行产生编程电压（V,PP,），所以只用V,CC,供电.,FLASH内部结构框图,存储器比较,每个基本存储单元可存放1个bit,RAM芯片中的基本存储单元,RAM芯片的组成和结构,（P248）,内存储器的基本结构,内存储器的基本结构,（P248）,存储芯片 存储模块 主存储体（器）,基本存储单元矩阵芯片内部接口电路,静态RAM的六管基本存储单元,（P264）,集成度,低,，但速度,快,，价格高，常用做Cache。,T1,和,T2,组成一个双稳态触发器，用于保存数据。,T3,和,T4,为负载管。,如,A,点为数据,D，,则,B,点为数据,D,。,T1,T2,A,B,T3,T4,+5V,T5,T6,行选择线有效（高电 平）时，,A、B,处的,数据信息通过门控管,T5,和,T6,送至,C、D,点。,行选择线,C,D,列选择线,T7,T8,I/O,I/O,列选择线有效（高电 平）时，,C、D,处的,数据信息通过门控管,T7,和,T8,送至芯片的数据引脚,I/O。,动态RAM的单管基本存储单元,（P270）,集成度,高,，但速度较,慢,，价格低，一般用作主存。,行选择线,T1,B,存储电容C,A,列选择线,T2,I/O,电容上存有电荷时，表示存储数据,A,为逻辑,1,；,行选择线有效时，数据通过,T1,送至,B,处；,列选择线有效时，数据通过,T2,送至芯片的数据引脚,I/O；,为防止存储电容,C,放电导致数据丢失，必须定时进行刷新；,动态刷新时行选择线有效，而列选择线无效。（刷新是逐行进行的。）,刷新放大器,典型的SRAM内部示意图,读 写 控 制 逻 辑,R/W,CE,数,据,缓,冲 器,（三 态 双 向）,d,0,d,1,d,N-1,D,0,D,1,D,N-1,RAM芯片的组成与结构（一）,该,RAM,芯片外部共有地址线,L,根，数据线,N,根；,该类芯片内部采用,单译码（字译码）,方式，基本存储单元排列成,M*N,的长方矩阵，且有,M=2,L,的关系成立；,字线0,字线M-1,0,0,0,N-1,M-1,0,M-1,N-1,地址译码器,a,0,a,1,a,M-1,A,0,A,1,A,L-1,地址寄存器,D,0,D,N-1,位线,0,位线,N-1,存储芯片容量标为“M*N”（bit）,D,0,D,N-1,地址线,数据线,控制线,RAM芯片的组成与结构（二）,（P265）,该,RAM,芯片外部共有地址线,2,n,根，数据线,1,根；,该类芯片内部一般采用,双译码（复合译码）,方式，基本存储单元排列成,N*N,的正方矩阵，且有,M=2,2n,=N,2,的关系成立,；,0,0,0,N-1,N-1,0,N-1,N-1,D,0,D,0,D,N-1,D,N-1,Y,0,Y,N-1,Y 地 址 译 码 器,Y 地 址 寄 存 器,A,n,A,n+1,A,2n-1,X地址译码器,X,0,X,1,X,N-1,A,0,A,1,A,n-1,X地址寄存器,D,D,数,据,缓,冲 器,（三 态 双 向）,D,0,读写控制,存储芯片容量标为“M*1”（bit）,数据线,控制线,地址线,内存储器的基本结构,存储芯片,存储模块,存储体,进行,位扩展,以实现按字节编址的结构,进行,字扩展,以满足总容量的要求,存储体、地址译码、数据缓冲和读写控制,位扩展：因每个字的位数不够而扩展数据输出线的数目；,字扩展：因总的字数不够而扩展地址输入线的数目，所以也称为 地址扩展；,存 储 芯 片 的 位 扩 展,64K*1,I/O,64K*1,I/O,64K*1,I/O,64K*1,I/O,64K*1,I/O,64K*1,I/O,64K*1,I/O,64K*1,I/O,A,0,A,15,R/W,CS,D,0,D,7,等效为,64K*8,A,0,A,15,D,0,D,7,R/W,CS,用,64K1bit,的芯片扩展实现,64KB,存储器,进行位扩展时，模块中所有芯片的,地址线和控制线互连,形成整个模块的地址线和控制线，而各芯片的,数据线并列（位线扩展）,形成整个模块的数据线（8bit宽度）。,存 储 芯 片 的 字 扩 展,用,8K8bit,的芯片扩展实现,64KB,存储器,64K*8,A,0,A,15,D,0,D,7,R/W,CS,等效为,A,0,A,12,R/W,D,0,D,7,64K*1,D,07,64K*1,D,07,64K*1,D,07,64K*1,D,07,64K*1,D,07,64K*1,D,07,64K*1,D,07,CS1 ,8K*8,D,07,CS,3-8译,码,器,Y,0,Y,1,Y,7,A,13,A,14,A,15,进行字扩展时，模块中所有芯片的,地址线、控制线和数据线互连,形成整个模块的低位地址线、控制线和数据线,，CPU的高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择线,片选线,。,存储芯片的字、位同时扩展,用,16K4bit,的芯片扩展实现,64KB,存储器,16K*4,16K*4,A,0,A,13,R/W,D,0,D,3,D,4,D,7,24,译码器,A,15,A,14,CS,64K*8,A,0,A,15,D,0,D,7,R/W,CS,等效为,16K*4,16K*4,16K*4,16K*4,16K*4,16K*4,首先对芯片,分组进行位扩展,，以实现按字节编址；,其次设计个芯片组的,片选进行字扩展,，以满足容量要求；,内存储器的扩展设计,（P275）,分配地址空间,选择存储芯片,存储芯片内连,与主机（CPU）接口,内 存 地 址 空 间 的 分 配,在PC机中，大部分存储区域已被系统使用或被系统保留，用户扩展存储器可选择的地址范围一般落在,0C0000H 0DFFFFH,范围内。当然，实际设计时，还需要考虑系统的具体配置，以及是否需要设置选择开关来在改变扩展存储器的地址范围。,用户扩展,存储器地址空间,的范围决定了存储芯片的,片选信号,的实现方式。,存 储 芯 片 的 选 择,确定类型,根据不同应用场合的特点确定采用何种类型的芯片，如考虑选用SRAM还是DRAM，是否需要E,2,PROM、FLASH等等；,确定具体型号及数量,根据容量、价格、速度、功耗等要求确定芯片的具体型号和数量。,思考：若要求扩展64K容量的内存，以下几种选择哪种最优？,64K*1的芯片数量N(64K*8)/(64K*1)1*8片;,8K*8的芯片数量N(64K*8)/(8K*8)8*1片；,16K*4的芯片数量N(64K*8)/(16K*4)4*2片；,显然，芯片的,种类和数量,应越少越好；在芯片数量相同的情况下应考虑总线的,负载能力,和系统连接的,复杂性,。,（需位扩展）,（需字扩展）,（需字位扩展）,从总线负载和系统连接来看，第二种选择最好。,存储