课程设计组合逻辑控制器

单击此处编辑母版标题样式,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,硬布线（组合逻辑）控制器,硬布线控制器的基本原理,1.硬布线控制器的输入信号,1）来自指令译码器的输出,I,M,2）,来自时序发生器的输出,M,I,和,T,K,3）,来自执行部件的反馈信息,B,J,启动,停止,时钟,复位,指令,译码器,组合逻辑线路,N,指令寄存器,节拍电位/节拍脉冲信号发生器,IR,W,1,W,I,T,1,T,K,B,1,B,J,I,1,I,R,MC,1,MC,N,组合逻辑控制器的结构框图,2.组合逻辑控制器的输出信号,组合逻辑控制器的最终输出信号就是微操作控制信号,MC,MC=f（IR，Wi，Ti，Bj）,1）来自指令译码器的输出,IR,2）,来自时序发生器的输出,Wi,和,Ti,3）,来自执行部件的反馈信息,Bj(,进位信号,c,）,组合逻辑控制的设计步骤,1)根据每条指令的功能，按给出的数据通路，编写每条指令的操作流程（用硬件描述执行语句编写）,（绘制指令流程图，安排指令操作时间表）,确定指令执行过程所需的基本步骤，根据每条指令的功能，编写每条指令的操作流程。（绘制指令流程图）,指令流程图的进一步具体化。把每一条指令的微操作序列分配到各个机器周期的各个时序节拍信号上。要求尽量多地安排公共操作，避免出现互斥。,名 称,助记符,功 能,指令格式,R7,R6,R5,R4,R3,R2,R1,R0,加法,ADD Rd,Rs,Rd,RsRd,0,0,0,0,RS1,RS0,RD1,RD0,减法,SUB Rd,Rs,Rd,RsRd,0,0,0,1,RS1,RS0,RD1,RD0,乘法,MUL Rd,Rs,RdRsRd,0,0,1,0,RS1,RS0,RD1,RD0,逻辑与,AND Rd,Rs,Rd&RsRd,0,0,1,1,RS1,RS0,RD1,RD0,存数,STA Rd,Rs,RdRs,0,1,0,0,RS1,RS0,RD1,RD0,取数,LDA Rd,Rs,RsRd,0,1,0,1,RS1,RS0,RD1,RD0,无条件转移,JMP Rs,RsPC,1,0,0,0,RS1,RS0,条件转移,JC D,若,C,1,则,PC,DPC,1,0,0,1,D3,D2,D1,D0,停机,STP,暂停运行,0,1,1,0,中断返回,IRET,返回断点,1,0,1,0,开中断,INTS,允许中断,1,0,1,1,关中断,INTC,禁止中断,1,1,0,0,机器指令的功能和格式,微程序控制器的流程图,指令流程图的进一步具体化。把每一条指令的微操作序列分配到各个机器周期的各个时序节拍信号上。要求尽量多地安排公共操作，避免出现互斥。,W1,W2,W3,2）安排指令的微命令表,以微命令为依据，表示在哪个机器周期的哪个节拍有哪些指令要求这些微命令。,根据流程图写出的组合译码表,状态,ST,KRD,PR,指令,IR,ADD,SUB,LDDR1,W2,CEL#,W1,3）,进行微操作控制信号的逻辑综合,根据微操作时间表，将执行某一微操作的所有条件（哪条指令、哪个机器周期、哪个节拍和脉冲）都考虑在内，加以分类组合，列出各微操作产生的逻辑表达式，并加以化简。,LDAR=M,1,T,4,+M,2,(ADD+STA+JMP)T,4,LDDR=M,1,T,3,+M,3,(ADD+STA)T,3,LDIR=M,1,T,4,4）,实现电路,用逻辑门电路的组合来实现。用,ISP,技术进行设计和调试。,在时序电路中加入了一个控制信号,SKIP,的输入，该信号的作用是使节拍发生器在任意状态下直接跳到最后一拍（,W4,）,W1,W2,W3,启动,KRD1(ST0=0),KRD2(STO=1),则用,控制台标志,ST0,采用一条指令最多用,4,个节拍。,对于控制台指令，不能用,4,拍完成，则用,控制台标志,ST0,加以区分，按复位按钮,CLR#,后，使,ST0,复位为,0,，当执行完一组,W1,，,W2,，,W3,，,W4,后，使,ST0,为,1,。,按复位按钮,CLR#,后，实验系统的时序停止在,T4,，,W4,，,ST0,的值为,0,，,W4,CLR#,W4,W4,W1,ST0=1,ST0=0,ST0=0,SKIP,W4,，,T4,CLR#,W4,W4,W1,，,T1,ST0=1 CLR#=1,ST0=0 CLR#=1,ST0=0,ST0=0,增加一个标志位,RUN,：,按复位按钮,CLR#,后，使,RUN,复位为,0,。,在,T1,的上升沿，使,RUN=1,。,RUN=1,使,ST0=1,使,RUN=1,：,RUN,在,T1,的上升沿，且,CLR#=1,与,ST0=0,或,CLR#=1,与,RUN=1,RUN=1,使,ST0=1,SST0=!ST0 RUN W4,ST0:=CLR SST0+CLR ST0,(+,表示或,),RUN=0,RUN=1,RUN=1,MF1=!CLR,RUN:=CLR,RUN.CLK=MF1;,SST0=!ST0,ST0:=CLR,ST0.CLK=MF1;,