实验二用LD实现组合逻辑电路

单击此处编辑母版标题样式,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,实验二用PLD实现组合逻辑电路,用QUARTUS II软件环境设计、仿真、下载、实验验证逻辑功能,1.3-8译码器,2.BCD-7段译码器,3.用十六进制全加器实现 十进制全加器,CPLD应用讲,授內容,CPLD,的简介,EDA,工具QUARTUS II,快速入门电脑辅助数字电路设计,3-8译码器设计、实现过程,CPLD集成单元,的內部结构,FPGA/CPLD,的制造技术,FPGA/CPLD以CMOS为制作程序,目前共有EPROM、EEPROM、FLASH、SRAM及Anti-Fuse等五种制造技术。,QUARTUS II设计流程,数字逻辑,电路设计环境,1,、,、,建,建,立,立,项,项,目,目,选,择,择File,2,、,、,设,设,计,计,输,输,入,入,双,击,击,空,空,白,白,处,处,选,择,择,器,器,件,件,完,成,成,图,图,形,形,输,输,入,入,3,、,、,编,编,译,译,项,项,目,目,4,、,、,仿,仿,真,真,项,项,目,目,双,击,击,左,左,键,键,双,击,击,左,左,键,键,存,盘,盘,5,、,、,引,引,脚,脚,分,分,配,配,存,盘,盘,，,，,再,再,编,编,译,译,6,、,、,下,下,载,载,实,验,验,报,报,告,告,要,要,求,求,总,结,结QUARTURSII,操,操,作,作,步,步,骤,骤,设,计,计,过,过,程,程,及,及,原,原,理,理,电,电,路,路,图,图,测,试,试,结,结,果,果,或,或,仿,仿,真,真,波,波,形,形,图,图,预,习,习,1,、,、,用,用VerilogHDL,设,设,计,计,七,七,段,段,译,译,码,码,器,器,2,、,、,用,用,十,十,六,六,进,进,制,制,全,全,加,加,器,器,实,实,现,现,十,十,进,进,制,制,全,全,加,加,器,器,谢,谢,谢,观,观,看,看,/,欢,迎,迎,下,下,载,载,BYFAITHIMEANAVISIONOFGOODONECHERISHESANDTHEENTHUSIASMTHATPUSHESONETOSEEKITSFULFILLMENTREGARDLESSOFOBSTACLES.BYFAITHIBYFAITH,