ARM处理器内核

Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,TM,Click to Edit Master Title Style,*,52v07 ARM,普通处理器内核,ARM,处理器内核,简要定义,固化宏单元（硬核）,ARM920T,ARM7TDMI,ARM720T,ARM1022E,可综合内核（软核）,ARM926EJ-S,ARM7TDMI-S,ARM1026EJ-S,测试芯片,ARM10200E,议程,ARM7TDMI,处理器内核系列,ARM9TDMI,处理器内核系列,ARM10E,处理器内核系列,其他处理器,什么是,ARM7TDMI?,ARM7TDMI,是基于,ARM7,内核,3,级流水线-0.9,MIPS/MHz,冯.诺依曼架构,CPI(Cycle Per Instruction),约为1.9,T,-Thumb,架构扩展,提供两个独立的指令集：,ARM,指令，均为 32位,Thumb,指令，均为 16位,两种运行状态，用来选择哪个指令集被执行,D,-,内核具有,Debug,扩展结构,M,-,增强乘法器(32,x8),支持64位结果.,I,-EmbeddedICE-RT,逻辑-提供片上断点和调试点支持,ARM7TDMI,内核信号,ARM7TDMI,内核,MCLK,nIRQ,nFIQ,nRESET,BUSEN,BIGEND,ISYNC,nWAIT,VDD,VSS,APE,DBE,协处理器接口,存储器管理,存储器接口,ABORT,nOPC,CPB,CPA,nCPI,nTRANS,nM4:0,MAS1:0,nRW,nMREQ,LOCK,SEQ,nENOUT,A31:0,DOUT31:0,DIN31:0,D31:0,电源,总线控制,时钟,配置,中断,ARM7TDMI,方框图,ARM7TDM,内核,TAP,控制器,JTAG,接口,数据总线,控制信号,D31:0,地址总线,A31:0,DIN31:0,DOUT31:0,BUS,Splitter,Embedded,ICE,逻辑,乘法器,ARM7TDMI,内核,指令,解码,地址,自增器,nRESET,nMREQ,SEQ,ABORT,nIRQ,nFIQ,nRW,MAS1:0,LOCK,nCPI,CPA,CPB,nWAIT,MCLK,nOPC,BIGEND,ISYNC,nTRANS,nM4:0,D31:0,桶形,移位器,32 位,ALU,DBE,写数据,寄存器,读数据,寄存器,地址寄存器,寄存器,A31:0,ABE,及,控制,逻辑,PC Update,解码站,指令,解码,Incrementer,P,C,A,B,u,s,B,B,u,s,A,L,U,B,u,s,外部地址产生,PC31:2 ARM State,PC31:1 Thumb State,ALU31:0,INC,自增器,A31:0,向量,0,x1C,0,x00,地址,寄存器,指令流水线,为增加处理器指令流的速度，,ARM7,系列使用3级流水线,.,允许多个操作同时处理，比逐条指令执行要快。,PC,指向正被取指的指令，而非正在执行的指令,Fetch,Decode,Execute,从存储器中读取指令,解码指令,寄存器读（从寄存器,Bank）,移位及,ALU,操作,寄存器写（到寄存器,Bank,）,PCPC,PC-4PC-2,PC-8PC-4,ARMThumb,最佳流水线,该例中用6个时钟周期执行了6条指令,所有的操作都在寄存器中（单周期执行）,指令周期数(,CPI)=1,操作,周期,1 2 3 45 6,ADD,SUB,MOV,AND,ORR,EOR,CMP,RSB,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Decode,Execute,Fetch,Decode,Fetch,Fetch,LDR,流水线举例,该例中，用6周期执行了4条指令,指令周期数(,CPI)=1.5,周期,操作,123456,ADD,SUB,LDR,MOV,AND,ORR,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Data,Writeback,Fetch,Decode,Execute,Fetch,Decode,Fetch,分支流水线举例,流水线被阻断,注意:内核运行在,ARM,状态,周期,1 2 3 4 5,0,x8000 BL,0,x8004 X,0,x8008 XX,0,x8FEC ADD,0,x8FF0 SUB,0,x8FF4 MOV,地址,操作,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Fetch,Fetch,Decode,Execute,Linkret,Adjust,Fetch,Decode,Fetch,中断流水线举例,周期,1 2 3 4 5 6 7 8,IRQ,IRQ,中断的反应时间最小=7周期,地址,操作,F,D,E,Linkret,Adjust,F,F,Decode IRQ,Linkret,Execute IRQ,Adjust,F,D,E,F,D,F,F,D,E,F,D,F,F,0,x8000 ADD,0,x8008 MOV,0,x0018 B(to 0 xAF00),0,x8004 SUB,0,x001C XX,0,x0020 XXX,0,xAF00 STMFD,0,xAF04 MOV,0,xAF08 LDR,0,x800C X,对齐,存储器访问必须始终适当地保持地址对齐,非对齐地址将产生不可预测的/未定义的结果,用,Data Abort,异常来检测无效的非对齐数据存取,扩展逻辑要求，或使用,MMU,在,720T,920T,926E-S,1020E,谨防指令读取时出现非对齐,非对齐数据存取能够完成,但不是用,LDR,使用,LDRB,STRB,传递字节，或使用,LDM,加移位/屏蔽,字节访问(字节对齐),半字访问,(,半字对齐),字访问,(,字对齐),3,2,1,0,7,6,5,4,0,2,4,6,8,a,c,e,0,8,9,a,b,c,d,e,f,4,8,c,ARM,存储器接口,顺序周期,(,S cycle)(,nMREQ,SEQ,存储器请求信号),nMREQ=0,SEQ=1,ARM,内核要求如下地址转换：地址可以相同，也可以比前一地址大一字或半字,非顺序周期,(,N cycle)(,nMREQ,SEQ,存储器请求信号),nMREQ=0,SEQ=0,ARM,内核要求如下地址转换：,与前一周期的地址不相关,.,内部周期,(,I cycle)(,nMREQ,SEQ,存储器请求信号),nMREQ=1,SEQ=0,ARM,内核不要求地址转换，因为它在完成一个内部功能，不需要取指,协处理寄存器转换周期,(,C cycle)(,nMREQ,SEQ,存储器请求信号),nMREQ=1,SEQ=1,ARM,内核希望用总线协处理器通信，但不要求存储器系统的任何动作,T,标志位的作用,16,16,32-,bit data,16,A1,Mux,Thumb,指令,解码,Mux,Mux,T,标志,ARM,指令,解码,阶段 1,阶段 2,D31:0,0,1,1,0,Fetch,Decode,Execute,带,Cache,的,ARM7TDMI,ARM710T,8K,统一的,cache,完整的内存管理单元（,mmu），,支持虚拟地址和存储器保护,写缓冲,ARM720T,同,ARM710T，,但支持,WinCE,ARM740T,8K,统一的,cache,内存管理单元,写缓冲,ARM7TDMI,内核,地址,地址,数据读,AMBA,接口,写,缓冲,MMU,数据写,数据,ARM7xxT,控制,逻辑,Cache,AMBA,总线,接口,JTAG,和非,AMBA,信号,CP15,ARM7TDMI-S,ARM7TDMI-S,是,ARM7TDMI,的完全可综合版本,指令集和周期与,ARM7TDMI,固化版本兼容,完全可综合的,RTL,使用了纲要设计构件的组件,ALU,寄存器组,单,时钟,设计（上升沿）单一总线接口,SecurCore SC100,第一个适合安全应用的,32,位,RISC,处理器,可用于,smart,卡和其他有安全性要求的嵌入式领域,基于,ARM7,内核的专为安全解决方案设计,完全可综合的，全静态设计,提供安全的存储器保护单元,Thumb,指令支持，提高代码密度和系统性能,特殊的、独一无二的防伪造设计,小尺寸,(1mm,2,典型的 0.25,工艺),低功耗,(0.7mW/MHz at 2.5V),小测验,1)一条简单的算术操作,(,如：,ADD),要占用几个周期,?,2)ARM7TDMI,指令流水线有几个阶段,?,3)ARM7TDMI,是否使用,ALU,计算地址?,4)ARM,在存储器里，可寻址几种类型的数据?,5),试举一非顺序周期的例子?,6),数据总线的哪一半可被内核用作,Thumb,指令,?,议程,ARM7TDMI,处理器内核系列,ARM9TDMI,处理器内核系列,ARM10E,处理器内核系列,其他处理器,ARM9TDMI,Harvard,架构,增加了可用的存储器宽度,指令存储器接口,数据存储器接口,可以实现对指令和数据存储器的同时访问,5,级流水线,实现了以下改进：,改进,CPI,到 1.5,提高了最大时钟频率,ARM9TDMI,流水线的变化,Instruction,Fetch,Shift+ALU,Memory,Access,Reg,Write,Reg,Read,Reg,Decode,FETCH,DECODE,EXECUTE,MEMORY,WRITE,ARM9TDMI,ARM or ThumbInst Decode,Reg Select,Reg,Read,Shift,ALU,Reg,Write,Thumb,ARMdecompress,ARM decode,Instruction,Fetch,FETCH,DECODE,EXECUTE,ARM7TDMI,ARM9TDMI,数据通道,(1),寄存器,Bank,ALU,C,B,A,DINFWD,结果,DA,DD,数据递增,向量,指令递增,IA,字节旋转,/,符号扩展.,MU,逻辑,双向,缓冲器,字节/半字,复制,MU,逻辑单元包含有：多路复用器,乘法器和桶形移位器,数据总线,地址总线,字节/半字,指令地址总线,ARM9TDMI,数据通道(2),寄存器,Bank,PSR,乘法器,移位器,ALU,B,A,Imm,DINFWD,BDATA,ADATA,锁存,锁存,MU,逻辑,(至,IA,生成逻辑),结果,周期,操作,ADD R1,R1,R2,SUB R3,R4,R1,ORR R8,R3,R4,AND R6,R3,R1,EOR R3,R1,R2,1,2,3,4,5,6,7,8,LDR,R4,R7,9,F,D,E,F,D,E,W,F,D,E,W,F,D,E,W,F,D,W,E,F,D,E,W,F,取指（,Fetch）D,解码（,Decode）E,执行（,Execute）,I,互锁（,Interlock）M,存储器（,Memory）W,写回（,Writeback）,I,LDR,互锁,本例中，用了7个时钟周期执行6条指令，,CPI,=,1.2,。,LDR,指令之后立即跟一条数据操作指令，由于使用了相同的寄存器，将会导致互锁,。,W,I,M,周期,操作,ADD R1,R1,R2,SUB R3,R4,R1,ORR R8,R3,R4,AND R6,R3,R1,EOR R3,R1,R2,LDR,R4,R7,最佳流水线,本例中，用了6个时钟周期执行6条指令，,CPI,=,1。,LDR,指令没有引起流水线互锁,1,2,3