内存知识概述课件

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,内存知识概述,内存知识概述,内存的演化,SDRAM,DDR1,DDR2,DDR3,内存的演化SDRAMDDR1DDR2DDR3,SDRAM（Synchronous DRAM）的中文名字是“同步动态随机存储器”，它是PC100和PC133规范所广泛使用的内存类型，其接口为168线的DIMM类型(这种类型接口内存插板的两边都有数据接口触片)。,SDRAM（Synchronous DRAM）,SDRAM（Synchronous DRAM）的中文名字是“,内核频率,时钟频率,数据传输速率,SDRAM的信号电平为LVTTL,工作电压3.3V,属于单端信号。,对于同步存储器件，有三个与工作速率相关的重要指标：内核工作频率、时钟频率、数据传输速率。对于SDRAM而言，它的这三个速率是一样的。SDRAM最高速率可达200MHz，设计中常用 的速率有100MHz、133MHz、167MHz。,SDRAM存储空间被分为若干逻辑块(BANK)，取址时，首先需要提供BANK地址以找到待操作的逻辑块，然后需要提供行地址和列地址以在该BANK内定位存储单元。因此，在器件资料上，SDRAM存储容量的定义方式是:地址数,位宽,BANK数。,由于行地址和列地址选择处于SDRAM操作的不同阶段，因此，行地址和列地址信号线可被相互利用。,SDRAM（Synchronous DRAM）,内核频率SDRAM的信号电平为LVTTL,工作电压3.3V,BANK数,地址数,位宽,SDRAM（Synchronous DRAM）,由上面各信号线的条数可计算出,BANK数为21=2,位宽=16，地址数为211,28=219=512K,与数据手册所给出的相一致。,BANK数SDRAM（Synchronous DRAM）由上,引脚介绍,SDRAM（Synchronous DRAM）,引脚介绍SDRAM（Synchronous DRAM）,基本操作,SDRAM（Synchronous DRAM）,SDRAM的基本操作方式有以下几种：空操作NOP、激活操作ACT、读操作WRITE、预充电操作PRECHARGE、自刷新操作SELF REFRESH、配置寄存器操作LOAD MODE REG等。各操作方式是通过CS#、RAS#、CAS#和WE#这几根信号线的各种组合状态组合而选择的。,基本操作SDRAM（Synchronous DRAM）SDR,基本操作,SDRAM（Synchronous DRAM）,命 令 名 称,CS#,RAS#,CAS#,WE#,命令禁止（,NOP:Command inhibit）,H,X,X,X,空操作（,NOP：No operation）,L,H,H,H,激活操作（,ACT：Select bank and active row）,L,L,H,H,读操作（,READ：Select bank and column,and start READ burst）,L,H,L,H,写操作（,WRITE：Select bank and column,and start WRITE burst）,L,H,L,L,突发操作停止（,BTR：Burst terminate）,L,H,H,L,预充电（,PRE：Deactive row in bank or banks）,L,L,H,L,自动刷新或自我刷新（,REF：Auto refresh or self refresh）,L,L,L,H,配置模式寄存器（,LMR：Load mode register）,L,L,L,L,基本操作SDRAM（Synchronous DRAM）命,ACT,激活操作,SDRAM（Synchronous DRAM）,对SDRAM存储单元的取址需提,供三个参数：BANK地址、行地址和列地址。ACT操作时，存储器控制器发出其中两个址:BANK,地址和行地址，以便激活待操作,的“行”。第三个参数，即列地址，,将在READ或者WRITE操作中指,定。此时，片选信号CS#和行选,通信号RAS#需有效，列选通信号,CAS#和写使能信号WE#无效。,在时钟的上升沿采样到行地址和,BANK地址。,ACTSDRAM（Synchronous DRAM）对SDR,READ,读操作,SDRAM（Synchronous DRAM）,存储器控制器利用READ操作发出读指令，同时发出两个地址:BANK地址和列地址。,READ操作的目的有两个，其一是发出读命令，其二是在地址总线上发出列地址。,此时，片选信号CS#和列选,通信号CAS#需有效，行选通信号RAS#和写使能信号无效WE#。,在时钟的上升沿采样到列地址和BANK地址。,READSDRAM（Synchronous DRAM）存储器,READ参数,SDRAM（Synchronous DRAM）,1.,RAS to CAS delay,即RAS#信号有效后到CAS#信号有效，这之间的延时。在ACT指令选定待操作的行后，需要延时 ，才能切换到对列的选择。,READ参数SDRAM（Synchronous DRAM）1,READ参数,SDRAM（Synchronous DRAM）,2.CL,CAS Latency,即CAS潜伏期参数。READ指令发出后，存储器根据采样得到的行地址和列地址，将对应存储单元的数据放大，以便传输到数据总线上，这个过程所消耗的延时称为CL。因此，从READ指令发出到数据总线上出现第一个数据，这之间的延时定义为CL。,READ参数SDRAM（Synchronous DRAM）2,WRITE,写操作,SDRAM（Synchronous DRAM）,WRITE操作与READ操作类似，不同点在于WRITE时，需要有效WE#信号,WRITESDRAM（Synchronous DRAM）WR,WRITE,参数,SDRAM（Synchronous DRAM）,1.,Write Recovery Time,写回时间，是指SDRAM将数据总线上待写入的数据导入内部存储单元所需要的时间。,WRITESDRAM（Synchronous DRAM）1.,BURST,突发操作,SDRAM（Synchronous DRAM）,目前内存的读写基本都是连续的，因为与CPU交换的数据量以一个Cache Line（即CPU内Cache的存储单位）的容量为准，一般为64字节。而现有的P-Bank位宽为8字节，那么就要一次连续传输8次，这就涉及到突发操作。突发（Burst）是指在同一行中相邻的存储单元连续进行数据传输的方式。采用BURST操作，可简化读写命令，即一次读写命令可传输同一行中若干连续的存储单元，一次传输字节的数量称为突发长度(Burst Length)。,下图是突发长度为4的BURST操作示例。在发出读命令的同时，地址总线上提供第一个存储单元的列地址n,此后SDRAM连续地在数据总线上发出同一行，列地址为n、n+1，n+2，n+3这个相连存储单元的数据。,BURSTSDRAM（Synchronous DRAM）目前,BURST,突发操作,SDRAM（Synchronous DRAM）,BURSTSDRAM（Synchronous DRAM）,BURST,突发操作,SDRAM（Synchronous DRAM）,单纯就BURST操作来看，相对于非BURST操作，BURST操作本身并不能提高传输性能，但BURST操作有利于简化SDRAM的读写命令，有利于系统整体性能的提升。这是因为CPU只需发一个命令便可以读BL个字节，其余时间CPU可以用来做其它工作。,SDRAM的读命令都是采用BURST操作，而写命令可被配置为BURST或非BURST操作。若被配置为BURST操作，还需要设置突发长度，可选的长度有1、2、4、8，突发长度设置为1时，其等效于非BURST操作。,BURSTSDRAM（Synchronous DRAM）单纯,PRECHARGE,预充电操作,SDRAM（Synchronous DRAM）,对SDRAM内部某一行的操作完成后，如需继续对另一行进行操作，应先关闭当前的工作行，该操作称为PRECHAREG（预充电）操作。SDRAM存储单元依靠电容充放电实现存储单元逻辑状态的记录，因此在完成一次操作后，需对已操作完成的行进行回写。PRECHARGE操作时，CLK信号上升沿采样到关键信号逻辑状态分别为：,CS#低电平有效、RAS#低电平有效、WE#低电平有效。,在PRECHARGE操作中，引脚A10用于选择是一个Bank还是所有Bank同时被预充电。当A10为高电平时，所有的Bank同时预充电，否则由BA指定充电的Bank地址。,PRECHARGESDRAM（Synchronous DRA,PRECHARGE,预充电操作,SDRAM（Synchronous DRAM）,PRECHARGESDRAM（Synchronous DRA,PRECHARGE,参数,SDRAM（Synchronous DRAM）,1.,指PRECHARGE指令到下一次ACT指令的延时,PRECHARGESDRAM（Synchronous DRA,AUTO,PRECHARGE,自动预充电操作,SDRAM（Synchronous DRAM）,PRECHARGE操作，要求存储器控制器主动发出PRECHARGE命令，占用了宝贵的控制器资源。而AUTO PRECHARGE操作则无需外部控制器的指令即可自动地实现PRECHAREGE功能。,AUTO PRECHARGE操作通过读或写命令发出时A10的状态来决定。,AUTO SDRAM（Synchronous DRAM）PR,自刷新操作,上电初始化,寄存器配置,SDRAM（Synchronous DRAM）,SDRAM其余的操作还包括：,AUTO REFRESH,自动刷新操作,SELF REFRESH自刷新操作,上电初始化,模式寄存器的配置,需要注意的是：,模式寄存器的配置是通过地址总线配置的，而不是数据总线发出的。正是这个原因，在SDRAM及DDR的设计中，地址总线的线充是不能任意交换的。而SRAM不涉及模式寄存器的配置，因此其地址总线线充是可以任意交换的。,自刷新操作SDRAM（Synchronous DRAM）SD,DDR,指双倍速率,(Double Data Rate),，,DDR SDRAM,与,SDRAM,的基本结构是相似的，最根本的区别在于,DDR SDRAM,支持在一个时钟周期内传输两次数据，这是通过接口结构的改进而实现的。,DDR SDRAM,Double Data Rate SDRAM,DDR指双倍速率(Double Data Rate)，DDR,DDR SDRAM,技术更新,1,、数据预取方式,DDR SDRAM,采用,2,倍预取结构，即芯片内部能以两倍于时钟运行的速率预取数据，从而使得芯片内核工作速率仅为外部数据传输率的一半。,SDRAM,采用,1,倍预取结构，即芯片内核工作速率与外部数据传输速率相同。,内核工作速率越高，芯片工艺越复杂，基于这种工艺的限制，不可能快速地提高芯片内核工作速率。在相同的内核工作速率下，,DDR SDRAM,的外部数据传输速率为,SDRAM,的两倍，从而提高了存储器的传输效率。,DDR SDRAM,Double Data Rate SDRAM,DDR SDRAM1、数据预取方式DDR SDRAM,DDR SDRAM,技术更新,2,、信号电平,为提高信号完整性，,DDR SDRAM,采用,SSTL_2(Stub Series Terminated Logic for 2.5V)