集成电路 CAD

上传人:guoc****ang 文档编号:243809483 上传时间:2024-09-30 格式:PPT 页数:27 大小:262KB
返回 下载 相关 举报
集成电路 CAD_第1页
第1页 / 共27页
集成电路 CAD_第2页
第2页 / 共27页
集成电路 CAD_第3页
第3页 / 共27页
点击查看更多>>
资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,集成电路,CAD,什么是集成电路,CAD?,Computer Aided,Design,Computer Aided,Drafting,Today we use,Computer Aided Drafting,tools to draw each layer of our IC,本课程的目的,利用,Cadence,软件画集成电路版图,(IC layout),学习内容:,(,1,),Cadence,软件 基于,Unix,操作系统,Sun,工作站,(,2,),IC layout ?,本课程的目的,手工画版图,书,1.2,IC layout?,IC layout,与晶体管级电路对应,晶体管级电路:双极性三极管,,MOS,管构成的电路,IC layout?,工艺,CMOS,工艺,尺寸,规则等,电路参数,高频器件,低频器件,IC layout,在整个,IC,设计中的地位,CMOS,集成电路版图(电子工业出版社),IC Layout Basics,(清华大学出版社),超大规模集成电路与系统导论(电子工业出版社),微电子概论(高等教育出版社),微电子学概论(北京大学出版社),微电子学概论(北京大学出版社),微电子、电子科学与技术、计算机科学与技术、通讯、自动控制专业,第三次技术革命,最具有新技术革命代表性的是以微电子技术为核心的电子信息技术。,计算机、通讯的基础是微电子,微电子技术发展的理论基础,是,19,世纪末到,20,世纪,30,年代期间建立起来的现代物理学,微电子学的特点,微电子学是一门综合性很强的边缘学科,其中包括了半导体器件物理、集成电路工艺和集成电路及系统设计、测试等多方面的内容;涉及了固体物理学、量子力学、热力学与统计物理学、材料科学、电子线路、信号处理、计算机辅助设计、测试与加工、图论、化学等多个领域。,微电子学的特点,微电子学是研究在固体(主要是半导体)材料上构成的微小型化电路、子系统及系统的电子学分支,微电子学是以实现电路和系统的集成为目的的,故实用性极强。微电子学中所实现的电路和系统又称为集成电路和集成系统,是微小型化的;在微电子学中的空间尺度通常是以微米、纳米为单位的。,IC,分类,按电路功能来分,模拟、数字、数模混合,按电路结构,半导体集成电路,混合集成电路(薄膜,IC,,厚膜,IC,等),按器件结构分类,双极型集成电路,MOS,集成电路(,NMOS,,,PMOS,,,CMOS,),IC,分类,按集成电路规模分类,SSI,MSI,LSI,VLSI,ULSI,GSI,在,Cadence,软件中手工绘制集成电路版图,SSI,CMOS,工艺,半导体集成电路,模拟、数字、数模混合(主要画数字集成电路)。比如,CMOS,门电路,半导体物理和器件物理基础,大规模集成电路基础,集成电路制造工艺,集成电路设计,集成电路设计,EDA,系统,集成电路制造工艺,集成电路设计,集成电路设计中典型的,Y,型图,结构域:,晶体管,,门、触发器,,,ALU,、,MUX,、寄存器,,处理器、子系统,,,CPU,、存储器,行为域,:微分方程,,布尔方程,,,RTL,描述,,算法描述,、系统描述,物理域:,掩膜单元,,标准单元,,宏单元,,模块,,芯片,集成电路设计,集成电路设计中典型的,Y,型图,设计域:,电路级,,逻辑级,,寄存器传输级,,算法级,,系统级,半定制设计方法,全定制设计方法,(,1,)电路设计人员首先进行,功能设计,,得到设计思路,(,2,)设计人员根据,功能设计的结果,对逻辑结构进行设计。设计出电路图。借助原理图输入软件将电路图输入计算机,进行仿真,修改电路,直至获得最优的电路性能(前仿真),当逻辑与电路设计完成后,便可进行,版图设计,全定制设计方法,(,3,)版图设计是将设计好的,电路图,转化为具体的,物理版图,的过程,版图设计,根据,逻辑与电路功能要求以及,工艺水平要求,设计出供光刻用的,掩膜版图,。所谓版图是指一组相互套合的图形,各层版图对应于不同的工艺步骤,每一层版图用不同的图案来表示。,版图与所采用的制备工艺紧密相关,在版图设计前,,需要确定工艺流程,,这样才可能设计出相互套合的掩膜版图,版图生成后,必须用,EDA,工具进行版图检查和验证,满足要求后方完成版图设计。,版图检查和验证主要包括对版图进行几何设计规则检查,DRC,(,Design Rule Check,)、电学规则检查,ERC,(,Electrical Rule Check,)、版图与原理图一致性检查,LVS,(,Layout Versus Schematic,),LVS,是指从版图中提取出网表,与逻辑,/,电路设计得到的网表进行比较,检查两者是否一致。,然后,进行后仿真(,post simulation,),全定制设计方法,后仿真,将版图中的参数提取出来后,再进行模拟仿真,与前仿真对比。,全定制设计方法,(,4,)集成电路的加工制造,将设计好的版图,通过工艺加工,形成集成电路芯片,工艺加工是在集成电路工艺线上完成的,全定制设计方法,(,5,)集成电路的封装,集成电路的封装又称集成电路的后道工艺。,PLCC,DIP,BGA,全定制设计方法,(,6,)集成电路的测试和分析,在集成电路,制造圆片阶段,的测试称为中测(中间测试),电路封装好以后的测试称为成测(成品测试)。,测试技术对于集成电路很重要,它直接关系到产品的成本和可靠性。,操作,知识(),理论,思维方式,
展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 图纸专区 > 小学资料


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!