第6讲 单片机输入输出端口

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,6,讲,单片机,输入输出端口,6.1 C8051F,单片机,I/O,端口概述,6.2 C8051F,单片机优先权交叉开关译码器及交叉开关配置,6.3 C8051F,单片机,I/O,端口初始化,C8051F020,有按,8,位端口组织的,64,个数字,I/O,引脚。,低端口（,P0,、,P1,、,P2,和,P3,）,既可以按位寻址也可以按字节寻址。,高端口（,P4,、,P5,、,P6,和,P7,）,只能按字节寻址。,所有引脚都耐,5V,电压，都可以被配置为：,漏极开路或,推挽输出方式,和,弱上拉,。,6.1 C8051F,单片机,I/O,端口概述,C8051F020,单片机,I/O,端口总体结构,6.1.1 I/O,端口结构,1,1,0,0,1,0,0,1,1,VDD,DGND,推挽输出方式,1,0,0,0,1,0,1,高阻,DGND,漏极开路输出,1,0,1,0,1,数字输入,6.1.2 I/O,端口直流电气特性,C8051F020,单片机有大量的数字资源需要通过,4,个低端,I/O,端口,P0,、,P1,、,P2,和,P3,才能使用。,P0,、,P1,、,P2,和,P3,中的每个引脚既可定义为通用的端口,I/O,（,GPIO,）,引脚，又可以分配给一个数字外设或功能（例如：,UART0,或,/INT1,）。,这种资源分配的灵活性是通过使用优先权交叉开关译码器实现的。,6.2,优先权交叉开关译码器,及,交叉开关配置,低端,I/O,端口的功能框图,对外引脚,端口,IO,单元,数字资源,6.2.1,优先权交叉开关译码器,或称为,“,交叉开关,”,，按优先权顺序将端口,0 3,的引脚分配给器件上的数字外设（,UART,、,SMBus,、,PCA,、,定时器等）。,端口引脚的分配顺序是从,P0.0,开始，可以一直分配到,P3.7,。,为数字外设分配端口引脚的优先权顺序为,UART0,具有最高优先权，而,CNVSTR,具有最低优先权。,优先权交叉开关的配置是通过,3,个特殊功能寄存器,XBR0,、,XBR1,、,XBR2,来实现的，对应使能位被,设置为逻辑,1,时，交叉开关将端口引脚分配给外设,。,优先权交叉开关译码表,UART0,SPI,SMBus,UART1,PCA,优先权高,-,优先权低,由低位端口开始分配,6.2.2,优先权交叉开关的配置,用,3,个特殊功能寄存器,XBR0,、,XBR1,和,XBR2,为数字,I/O,资源分配物理,I/O,引脚。,当特殊功能寄存器,XBR0,、,XBR1,和,XBR2,中外设的对应使能位被设置为逻辑“,1”,时，交叉开关将端口引脚分配给外设。,端口,0-3,中所有未被交叉开关分配的引脚都可以作为通用,I/O,（,GP I/O,）引脚，通过读或写相应的端口数据寄存器访问（,P0,P1,P2,P3,）。,XBR0,：端口,I/O,交叉开关寄存器,0,XBR1,：端口,I/O,交叉开关寄存器,1,XBR2,：端口,I/O,交叉开关寄存器,2,交叉开关寄存器被正确配置后，通过将,XBARE,（,XBR2.6,）设置为逻辑,1,来使能交叉开关。,6.3 C8051F,单片机,I/O,端口初始化,6.3.1,配置端口引脚的输出方式,每个端口引脚的输出方式都可被配置为,漏极开路,或,推挽方式,，缺省状态为漏极开路。,端口,0-3,引脚的输出方式由,PnMDOUT,寄存器,中的对应位决定。,在推挽方式,：,向端口数据寄存器中的相应位写逻辑,0,将使端口引脚被驱动到,GND,，写逻辑,1,将使端口引脚被驱动到,VDD,。,在漏极开路方式：,向端口数据寄存器中的相应位写逻辑,0,将使端口引脚被驱动到,GND,，,写逻辑,1,将使端口引脚处于,高阻状态,。,不管交叉开关是否将端口引脚分配给某个数字外设，端口引脚的输出方式都受,PnMDOUT,寄存器控制。,例如,：,P3MDOUT.7,为逻辑,1,时将,P3.7,配置为,推挽方式,；,P3MDOUT.7,为逻辑,0,时将,P3.7,配置为,漏极开路方式,。,P1MDOUT,：端口,0,输出方式寄存器,设置输出方式为“,漏极开路,”,向端口数据寄存器中的相应位写,1,例如：,设置,P3MDOUT.7,为逻辑,0,，并设置,P3.7,为逻辑,1,即可将,P3.7,配置为数字输入。,6.3.2,配置端口引脚的数字输入方式,6.3.3,配置端口,1,的引脚为模拟输入（,AIN.7:0,）,端口,1,（,P1,） 的引脚可以用作,ADC1,模拟多路开关的模拟输入。通过向,P1MDIN,寄存器中的对应位写,0,即可将端口引脚配置为模拟输入。,缺省情况下端口引脚为数字输入方式。,注意：,被配置为模拟输入的引脚所对应的,P1MDOUT,位应被设置为逻辑,0,（漏极开路方式），对应的端口数据位应被设置为逻辑,1,（高阻态）。,每个端口引脚都有一个内部弱上拉部件，在引脚与,VDD,之间提供阻性连接（约,100 k,），,在缺省情况下该上拉器件被使能。,弱上拉部件,可以被总体禁止，,通过向弱上拉禁止位（,WEAKPUD,，,XBR2.7,）,写,1,实现。,当任何引脚被驱动为逻辑,0,时，弱上拉自动取消；,6.3.4,弱上拉,6.4,单片机的初始化设置,看门狗初始化开启还是禁止、如果开启则喂狗周期为多少；,时钟系统的初始化确定系统的工作时钟源及频率；,I/O,引脚输入输出方式初始化输入：模拟还是数字、输出：推挽还是开漏；,数字外设的配置和交叉开关设置；,单片机进行初始化,，包括以下几点：,