3第3章QuartusII使用流程.9.17

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,*,EDA,技术,徐慧芳,电子通信工程学院,第,3,章,QuartusII软件安装及使用,QuartusII,设计流程,一、创建工程,1,打开,QuartusII,软件,QuartusII,设计流程,一、创建工程,2,打开建立新工程窗口：选择,File/New Project Wizard,图,4-3,利用“,New Preject Wizard,”,创建工程,cnt10,“五统一”之“三统一”,顶层实体名称,一定要更改路径！,QuartusII,设计流程,一、创建工程,3,选择路径,工程所在文件夹,工程名称,QuartusII,设计流程,一、创建工程,4,添加设计文件：将设计文件加入工程中。单击“,Next”,，进入添加文件的界面，如图所示。如果有已经建立好的,VHDL,或者原理图等文件可以在,File name,中选择路径然后添加，或者选择,Add All,添加所有可以添加的设计文件（,.VHDL ,.Verilog,原理图等）。如果没有直接点击“,Next”,，等建立好工程后再添加也可，这里我们暂不添加。,一、创建工程,4,选择目标芯片：,Family,选择,Cyclone III,，,Available device,选,EP3C25F324C8,（,Packge,选择,Any,，,Pin Count,选择,324,，,Speed grade,选择,8,；可以缩小查找范围，如图,3-4,所示），点击“,Next”,。,QuartusII,设计流程,一、创建工程,5,工具设置,：,EDA Tool Settings。,Quartus II,支持外部工具，可通过选中来指定工具的路径。,如果都不作选择，表示仅选择Quartus II自含的所有设计工具。,QuartusII,设计流程,一、创建工程,6,结束设置：单击“,Next”,，弹出“工程设置统计”窗口，上面列出了工程的相关设置情况。最后单击“,Finish”,，结束工程设置。,QuartusII,设计流程,QuartusII,设计流程,二、设计输入,（具体可以参考书上,P53-P57),1.,原理图输入,QuartusII,设计流程,二、设计输入,1.,原理图输入,“五统一”之“第四统一”,QuartusII,设计流程,二、设计输入,2.,文本输入,“五统一”之“第四统一”,二、设计输入,2.,文本输入,QuartusII,设计流程,QuartusII,设计流程,三、编译,QuartusII,设计流程,三、编译,四、时序仿真,1.,打开波形编辑器,QuartusII,设计流程,波形编辑器,QuartusII,设计流程,四、时序仿真,2.,设置仿真时间区域,QuartusII,设计流程,四、时序仿真,3.,保存文件,QuartusII,设计流程,FileSave as,“五统一”之“第五统一”,四、时序仿真,4.,向波形编辑器拖入信号节点选择命令,QuartusII,设计流程,QuartusII,设计流程,四、时序仿真,4.,向波形编辑器拖入信号节点,QuartusII,设计流程,四、时序仿真,5.,编辑输入波形,QuartusII,设计流程,四、时序仿真,6.,总线数据格式设置,QuartusII,设计流程,四、时序仿真,7.,仿真器参数设置,QuartusII,设计流程,四、时序仿真,8.,启动,仿真器,QuartusII,设计流程,四、时序仿真,9.,仿真结果,QuartusII,设计流程,四、时序仿真,（调整波形编辑器窗口）,QuartusII,设计流程,五、,RTL,分析,QuartusII,设计流程,六、引脚锁定和下载,引脚锁定,（,1,）选择命令,QuartusII,设计流程,六、引脚锁定和下载,引脚锁定,（,2,）选择引脚命令,QuartusII,设计流程,六、引脚锁定和下载,引脚锁定,（,3,）输入引脚,QuartusII,设计流程,六、引脚锁定和下载,引脚锁定,（,4,）分配引脚,QuartusII,设计流程,六、引脚锁定和下载,2.,全局编译,QuartusII,设计流程,七、编程下载,1.,打开编辑窗口,QuartusII,设计流程,七、编程下载,2.,配置文件,QuartusII,设计流程,七、编程下载,3.,设置编程器,QuartusII,设计流程,七、编程下载,4.,硬件测试,谢谢！,