微机原理及接口2013年度第16次课20111205

,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,*,微机原理及接口,1,第,4,章 半导体存储器,4.1,概述,4.3 C,PU,与存储器的连接,4.2,随机,读写存储器,2,第一节 概述,一、存储器的分类,存储器存放程序和数据的基本单元或设备。,内存,外存,：通过系统总线直接与,CPU,相连,：,通过,I/O,接口与,CPU,相连,二、半导体存储器的分类,按制造工艺,双极型,CMOS,型,HMOS,型,按应用角度,RAM,：随机读写存储器,Random Access Memory,ROM,：只读存储器,Read Only Memory,第四章半导体存储器,3,第四章半导体存储器,4,第四章半导体存储器,第一节 概述,一、存储器的分类,二、半导体存储器的分类,5,第四章半导体存储器,第一节 概述,三、半导体存储器的指标,半导体存储器的指标：可靠性、功耗、价格、电源种类、芯片的容量和存取速度等等。,(,一,),容量,存储器的容量是指每个存储器芯片所能存储的二进制数的位数。,存储器容量表示方法：单元数,X,数据线位数,例如：,Intel 2114,容量为,1k 4,位,/,片,单元数,-,半导体存储器芯片有多少个存储单元,数据线位数,-,每个存储单元中能放多少个二进制位,6,第四章半导体存储器,第一节 概述,一、存储器的分类,二、半导体存储器的分类,三、半导体存储器的指标,(,一,),容量,(,二,),存取速度,存取速度由存取时间衡量。从,CPU,给出有效的存储器地址到存储器给出有效数据所需要的时间。,存取速度,超高速存储器,300ns,7,第四章半导体存储器,第一节 概述,第二节 随机读写存储器（,RAM,）,静态,RAM(,SRAM,),：存储单元使用双稳态触发器，可带电信息可长期保存。,动态,RAM(,DRAM,):,使用电容作存储元件，需要刷新电路。集成度高，反应快，功耗低，但需要刷新电路。,RAM,按功能可分为,静态,、,动态,两类,8,第四章半导体存储器,第二节 随机读写存储器（,RAM,）,一、半导体存储器的一般结构,9,第四章半导体存储器,第二节 随机读写存储器（,RAM,）,一、半导体存储器的一般结构,1,、存储体,（,m*n,结构存储矩阵，其中每个小方框代表一个基本存储电路）,10,第四章半导体存储器,第二节 随机读写存储器（,RAM,）,一、半导体存储器的一般结构,2,、地址缓冲器,用来存放,CPU,访问存储单元的地址。,3,、译码驱动电路,将地址总线输入的地址码转换成与它对应的译码输出线上的高电平或低电平，以表示选中了某一单元。,译码原理：,11,第四章半导体存储器,第二节 随机读写存储器（,RAM,）,一、半导体存储器的一般结构,4,、读,/,写电路,完成对被选中单元中的各位的读,/,写操作,5,、数据缓冲器,暂时存放被读,/,写的数据，以协调,CPU,与存储器或,I/O,接口的速度差异。,6,、控制逻辑,接收来自,CPU,的启动、片选、读,/,写及清楚控制信号，经综合处理后，发出一组时序信号来控制读,/,写操作。,12,第四章半导体存储器,第二节 随机读写存储器（,RAM,）,二、随机读写存储器,1,、静态存储器,-SRAM,基本存储电路：,13,第四章半导体存储器,第二节 随机读写存储器（,RAM,）,二、随机读写存储器,1,、静态存储器,-SRAM,特点：,1,）存取速度快，常用于作为高速缓冲存储器（,cache,）,2,）可读写，失电后信息丢失,3,）集成度小（单片存储容量小），功耗大,典型芯片：,6116,（,2K*8,位）,62128(16K*8,位,),6224(8K*8,位,) 62256(32K*8,位,),14,第四章半导体存储器,第二节 随机读写存储器（,RAM,）,二、随机读写存储器,1,、静态存储器,-SRAM,SRAM,内部结构：,15,第四章半导体存储器,第二节 随机读写存储器（,RAM,）,二、随机读写存储器,1,、静态存储器,-SRAM,SRAM6264,芯片的引脚：,16,第四章半导体存储器,第二节 随机读写存储器（,RAM,）,二、随机读写存储器,2,、动态存储器,-DRAM,存储电路：,17,第四章半导体存储器,第二节 随机读写存储器（,RAM,）,二、随机读写存储器,2,、动态存储器,-DRAM,特点：,1,）由于采用对电容的充放电，存放信息，较,SRAM,存取速度慢,2,）可读写，失电后信息丢失,3,）功耗小，集成度高，单片存储容量大,4,）需要配备刷新电路（,2ms,）,典型芯片,:,2164(64K*1,位,) 51C256(256K*1,位,) HM5116100(16M*1,位,),18,第二节 随机读写存储器（,RAM,）,二、随机读写存储器,2,、动态存储器,-DRAM,19,第四章半导体存储器,第一节 概述,第二节 随机读写存储器（,RAM,）,第三节,CPU,与存储器的连接,一、连接时应注意的问题,(,一,),CPU,总线的带负载能力,CPU,通过总线与内存、,I/O,接口芯片连接。简单系统,CPU,可直接与存储器连接。当,CPU,外接芯片较多，超出总线负载能力，必须加总线驱动器。,20,第四章半导体存储器,第一节 概述,第二节 随机读写存储器（,RAM,）,第三节,CPU,与存储器的连接,一、连接时应注意的问题,(,二,),内存与,CPU,连接时的速度匹配,对,CPU,来说，读,/,写存储器的操作都有固定的时序（对,8086,来说需要,4,个时钟周期），由此也就决定了对内存的存取速度要求。,21,第四章半导体存储器,第四节,CPU,与存储器的连接,一、连接时应注意的问题,(,三,),存储器组织、地址分配,存储容量的扩展,6116 2kX8,8kX8,需,？,片,6116,4,8kX16,需,？,片,6116,8,存储器,1kX1,8kX8,需,？,片,64,22,第四章半导体存储器,第四节,CPU,与存储器的连接,一、连接时应注意的问题,(,三,),存储器组织、地址分配,1.,位数的扩充,用,1,位或,4,位的存储器芯片构成,8,位的存储器。,用多块存储器芯片重叠使用。并成一个字节或字长的存储体。,主要是数据线按位排列，存放数据的某个对应位，并行连接到,CPU,的数据线上。,组内每片的地址线、控制线并在一起；再与,CPU,的相应信号线连接。,23,第四章半导体存储器,一、连接时应注意的问题,(,三,),存储器组织、地址分配,1.,位数的扩充,用,8,片,2K*1,位的芯片组成容量为,2K*8,位的存储器，,各芯片的数据线分别接到数据总线的各位，,而地址线的相应位及各控制线，则,并联,在一起。,24,第四章半导体存储器,一、连接时应注意的问题,(,三,),存储器组织、地址分配,1.,位数的扩充,用,2,片,1K*4,位的芯片组成容量为,1K*8,位的存储器，一片芯片的,数据线,接数据总线的低四位，另一片芯片的,数据线,接数据总线的高四位。两片芯片的,地址线,及,控制线,分别并联在一起。,25,第四章半导体存储器,一、连接时应注意的问题,(,三,),存储器组织、地址分配,2.,地址的扩充,当扩充存储容量时，要用到,地址译码电路,，以其输出端的控制线来对几片存储器芯片进行,片选,，是一种将地址码翻译成相应控制信号的电路。有,2-4,译码器,，,3-8,译码器,等。,26,第四章半导体存储器,一、连接时应注意的问题,(,三,),存储器组织、地址分配,2.,地址的扩充,27,第四章半导体存储器,2.,地址的扩充,例：用,4,片,16K*8,位的存储器芯片组成,64K*8,位的存储器,(,1).,访问,64K,个单元，需要有,16,根地址线；,(2).,访问,1,片芯片，只需,14,根地址线，尚余,2,根地址线 ；,(3).,设法用剩余的,2,根地址线去控制,4,片芯片的片选端 。,28,第四章半导体存储器,2.,地址的扩充,例：用,4,片,16K*8,位的存储器芯片组成,64K*8,位的存储器,任一地址码，仅有一片芯片处于被选中的工作和状态，各,芯片的取值范围如表所示。,29,第四章半导体存储器,第三节,CPU,与存储器的连接,一、连接时应注意的问题,(,四,),存储器芯片选择,根据微机系统对主存储器的容量和速度以及所存放程序的不同等方面的要求来确定存储器芯片。它包括芯片型号和容量的选择。,30,第四章半导体存储器,第三节,CPU,与存储器的连接,二、,CPU,与存储器的连接,片内译码,的工作由存储器内置的译码器完成，而,片外译码,需要根据给存储器分配的地址区间，由用户进行译码电路的设计。,1,、地址线的连接,-,译码,译码电路的构成不是唯一的，可以利用基本逻辑门电路,（如“与”、“或”、“非”门等）构成，也可以利用3-8,译码器74,LS138,构成。,31,第四章半导体存储器,第三节,CPU,与存储器的连接,二、,CPU,与存储器的连接,常用的译码电路：,与非门：,1,、地址线的连接,-,译码,32,第四章半导体存储器,第三节,CPU,与存储器的连接,二、,CPU,与存储器的连接,常用的译码电路：,1,、地址线的连接,-,译码,地址译码器,74LS138,33,地址译码方式（片外译码方法）,存储器的地址译码方式可以分为两种，,一种称为全地址译码,，另,一种称为部分地址译码,。,（,1,）全地址译码方式,系统总线中的全部地址总线除片内地址外，,全部高位地址,都接到片外译码电路中参加译码，形成片选信号。因此对应于存储芯片中的任一单元都有,唯一确定的地址,。,（,2,）部分地址译码方式,系统总线中的地址总线除片内地址外，,部分高位地址,（不是全部高位地址）接到片外译码电路中参加译码，形成片选信号。因此对应于存储芯片的单元可有,多个地址,。,34,对6264芯片来讲，就是用低13位地址信号（,A,0,A,12,）,决定每个单元的片内地址，即片内寻址；而用高7位地址信号（,A,13,A,19,）,决定芯片在内存中的位置。如图所示。,全地址译码举例,35,6264的全地址译码连接,当,A,19,A,13,为0011111时，译码器输出为低电平，所以该6264芯片的地址范围为3,E000H3FFFFH,36,6264,的部分地址译码连接图,该6264芯片内存空间中的地址范围：,AE000HAFFFFH,BE000HBFFFFH,EE000HEFFFFH,FE000HFFFFFH,以6264芯片为例，就是用低13位地址信号（,A,0,A,12,）,决定每个单元的片内地址，即片内寻址；而用若干个高位地址信号决定芯片在内存中的位置。,部分地址译码举例,37,第四章半导体存储器,二、,CPU,与存储器的连接,1,、地址线的连接,-,译码,例,1,：要将,6116SRAM,放在,8088CPU,最低地址（,00000H-007FFH,）,(,片外译码方法,-,全地址译码方法,),分析：地址变化情况,38,第四章半导体存储器,二、,CPU,与存储器的连接,1,、地址线的连接,-,译码,例,2,：要将,6116SRAM,放在,8088CPU,最低地址（,00000H-007FFH,）,(,片外译码方法,-,部分地址译码方法,),A18,A19,没有参加译码,39,第四章半导体存储器,二、,CPU,与存储器的连接,1,、地址线的连接,-,译码,例,2,：要将,6116SRAM,放在,8088CPU,最低地址（,00000H-007FFH,）,(,片外译码方法,-,部分地址译码方法,),40,第四章半导体存储器,第三节,CPU,与存储器的连接,二、,CPU,与存储器的连接,1,）当,CPU,的数据线条数与单片存储器的数据线条数相同时，将数据线对位直接连接。,2,、数据线的连接,41,第四章半导体存储器,第三节,CPU,与存储器的连接,二、,CPU,与存储器的连接,2,）当,CPU,的数据线条数与单片存储器的数据线条数多时，将多个存储器的数据线组合起来与,CPU,数据线对位连接。,2,、数据线的连接,42,第四章半导体存储器,第三节,CPU,与存储器的连接,二、,CPU,与存储器的连接,3,）当,CPU,的数据线条数与单片存储器的数据线条数多时，根据具体情况不同对待。如,8086CPU,与,8,位存储器芯片进行数据线的连接时，就应考虑奇偶分体，这样,CPU,对存储器既可进行字节操作又可进行字操作。,2,、数据线的连接,43,第四章半导体存储器,第三节,CPU,与存储器的连接,二、,CPU,与存储器的连接,RAM: RD-OE,，,WR-WE,ROM: RD-OE,3,、控制线的连接,44,第四章半导体存储器,第三节,CPU,与存储器的连接,三、存储器设计实例,45,例,1:,如选用,6116A,（,2k8,）组成,8088CPU,的存储器系统，寻址范围为,20000H,20FFFH,1.,首先确定几片,6116A,2,片,2.,确定每片芯片的地址范围,20000H,207FFH 20800H,20FFFH,3.,画出系统连接图,8,11,46,第四章半导体存储器,第三节,CPU,与存储器的连接,三、存储器设计实例,例,2,：一微机系统，,CPU,采用具有,8,位数据线的,8088CPU,，请分析,RAM,和,ROM,占用了哪部分地址空间，每个存储器的容量是多少？,47,第四章半导体存储器,48,第四章半导体存储器,49,第四章半导体存储器,1,）,该系统的,RAM4,片，每片,8KB,，占用从,00000H-07FFFH,连续地址空间。,2,） 该系统,ROM2,片，每片,2KB,，占用从,FF000H-FFFFFH,连续地址空间。,50,小结,！,！,1,、存储器的分类：内存和外存,2,、半导体存储器的分类,3,、半导体存储器的指标：容量和存取速度等,4,、静态存储器,5,、动态存储器,51,小结,！,！,6,、,CPU,与存储器连接时应注意的问题,7,、地址线连接,-,片外译码的方式,8,、数据线连接,9,、控制线连接,52,8086CPU,功能结构图,总,线,控,制,逻,辑,内部总线,16,位,地址加法器,总线接口单元,BIU,1 2 3 4 5 6,指令队列,执行单元,EU,通用寄存器,AX AH AL,BX BH BL,CX CH CL,DX DH DL,SP,BP,DI,SI,EU,控,制,器,CS,DS,SS,ES,IP,内部通信,外部总线,ALU,暂 存 器,标志寄存器,20,位地址总线,16,位数据总线,53,